文档介绍：跨时钟域信号同步方法6种
AＳＩC中心
1 引言ﻫ    基于FＰGＡ的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当,将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。
2 异步设计中的亚稳态ﻫ    触发器是FＰGA设计中最常用的基本器件。触发器工作过程中存在数据的建立（setuｐ)和保持(hoｌｄ)时间。对于使用上升沿触发的触发器来说,建立时间就是在时钟上升沿到来之前，触发器数据端数据保持稳定的最小时间。而保持时间是时钟上升沿到来之后，触发器数据端数据还应该继续保持稳定的最小时间。我们把这段时间成为ｓetup-ｈｏld时间(如图１所示)。在这个时间参数内,输入信号在时钟的上升沿是不允许发生变化的。如果输入信号在这段时间内发生了变化，输出结果将是不可知的,即亚稳态 (Ｍｅｔasｔabilｉｔｙ)ﻫ 
图1ﻫ    一个信号在过渡到另一个时钟域时,如果仅仅用一个触发器将其锁存，那么采样的结果将可能是亚稳态。这也就是信号在跨时钟域时应该注意的问题。如图2所示。ﻫ ﻫ    信号ｄａt经过一个锁存器的输出数据为ａ_dat。用时钟b＿cｌk进行采样的时候,如果a＿ｄat正好在b_clk的sｅtup－holｄ时间内发生变化,此时b＿ dａt就既不是逻辑"1＂,也不是逻辑"０",而是处于中间状态。经过一段时间之后,有可能回升到高电平,也有可能降低到低电平。输出信号处于中间状态到恢复为逻辑"1"或逻辑＂０"的这段时间,我们称之为亚稳态时间。ﻫ     触发器进入亚稳态的时间可以用参数MＴＢF（Meaｎ Ｔｉme Ｂetweｅn Failｕreｓ）来描述,ＭＴＢF即触发器采样失败的时间间隔,表示为:ﻫ
 
其中fclock表示系统时钟频率,ｆdａｔa代表异步输入信号的频率，tｍet代表不会引起故障的最长亚稳态时间,Ｃ1和Ｃ2分别为与器件特性相关的常数。如果MＴBＦ很大，就认为这个设计在实际工作中是能够正常运行的,不会因为亚稳态导致整个系统的失效。当触发器处于亚稳态,且处于亚稳态的时间超过了一个时钟周期，这种不确定的状态还会影响到下一级的触发器,最终导致连锁反应,从而使整个系统功能失常。
３ 同步策略ﻫ    在异步设计中,完全避免亚稳态是不可能的。因此，设计的基本思路应该是：首先尽可能减少出现亚稳态的可能性，其次是尽可能减少出现亚稳态并给系统带来危害的可能性。以下是根据实际工作总结出来的几种同步策略。
    为了避免进入亚稳态,应当使参数MTＢF尽可能大。通常采用的方法是双锁存器法,即在一个信号进入另一个时钟域之前，将该信号用两个锁存器连续锁存两次(如图３所示）。理论研究表明这种设计可以将出现亚稳态的几率降低到一个很小的程度,但这种方法同时带来了对输入信号的一级延时,需要在设计时钟的时候加以注意。ﻫ 
    对于上面的双锁存器法,如果a＿clｋ的频率比b＿clk的频率高,将可能出现因为dａt变化太快,而使b_cｌｋ无法采样的问题。即在信号从快时钟域向慢时钟域过渡的时候,如果信号变化太快,慢时钟将