文档介绍：七人表决器实验报告
　　篇一：哈工大电工学新技术实践实验报告-7人表决器
　　总成绩：
　　一、设计任务
　　1、有七人参与表决，显示赞同者个数。
　　2当赞同者达到及超过4人时，绿灯显示表示通过。
　　二、设计条件
　　，在电机楼实验室20xx5进行验证。
　　三、设计要求
　　1、熟悉74LS161，74LS151，数码管的工作原理。
　　2、设计相应的电路图，标注元件参数，并进行仿真验证。
　　四、设计内容
　　1. 电路原理图（含管脚接线）电路原理图如图1所示
　　图1 电路原理图
　　2. 计算与仿真分析
　　仿真结果如图2、3、4所示
　　图2 仿真结果
　　图4 仿真结果
　　4. 调试流程
　　调试流程如图5所示
　　图5 调试流程
　　5. 设计和使用说明
　　74LS151芯片为互补输出的8选1数据选择器，引脚排列如图6所示，功能见表1。选择控制端（地址端）为C～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，G为使能端，低电平有效。
　　（1）使能端G＝1时，不论C～A状态如何，均无输出（Y＝0，W＝1），多路开关被禁止。
　　（2）使能端G＝0时，多路开关正常工作，根据地址码C、B、A的状态选择D0～D7中某一个通道的数据输送到输出端Y。如：CBA＝000，则选择D0数据到输出端，即Y＝D0。如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。
　　图6 74LS151引脚排列
　　表1 74LS151功能表
　　74LS161功能：
　　（1）
　　异步置“0”功能：接好电源和地，将清除端接低电平无论其他各输入端的状态如何，测试计数器的输出端，如果操作无误Q3~Q0均为0。
　　（2）预置数功能：将清除端接高电平，预置控制端接低电平，数据输入端D3~D0置0011，在CP的上升沿作用后，测试输出端Q3~Q0的电平。如果操作准确，D3~D0的数据为0011，说明D3~D0的数据已预置到Q3~Q0端。
　　（3）计数和进位功能：将 LD、Cr 、CET、CEP端均接高电平，CLK端输入单脉冲，记录输出端状态。如果操作准确，每输入一个CP
　　脉冲，计数器就进行一
　　篇二：实验一、七人表决器
　　河北科技大学
　　实验报告
　　12级电信专业 123 班学号Z120701306 15年5月20日姓名张娟同组人指导教师于国庆实验名称实验一七人表决器成绩实验类型设计型批阅教师
　　一、实验目的
　　（1）掌握MUXPLUS II语言输入的设计过程。（2）初步了解VHDL语言。
　　（3）熟悉FPGA项目设计的基本流程。二、实验原理：
　　用七个开关作为表决器的7个输入变量，输入变量为逻辑“1”时表示表决者“赞同”；输入变量为逻辑“0”时表示表决者“不赞同”；输出逻辑“1”时，表示表决“通过”；输出逻辑“0”时，表示表决“不通过”；当表决器的七个输入变量中有4个及以上为“1”时，则表决器输出为“1”，否则为“0”。
　　表决器输入采用试验箱K1~K16，输出采用试验箱L14、L16指示；同意绿灯亮，否则红灯亮。
　　三、实验内容及步