文档介绍：3用D 触发器实现 2 倍分频的逻辑电路? Verilog 描述: module divide2( clk , clk_o, reset); input clk , reset; output clk_o; wire in; reg out ; always @( posedge clk or posedge reset) if( reset) out <= 0; else out <= in; assign in= ~out; assign clk_o = out; endmodule 图形描述: 6 请画出微机接口电路中, 典型的输入设备与微机接口逻辑示意图( 数据接口、控制接口、所存器/ 缓冲器)。 8 可编程逻辑器件在现代电子设计中越来越重要,请问:你所知道的可编程逻辑器件有哪些? PAL , PLD , CPLD , FPGA 。 9 试用 VHDL 或 VERILOG 、 ABLE 描述 8位D 触发器逻辑。 module dff8(clk , reset, d, q); input clk; input reset; input [7:0] d; output [7:0] q; reg [7:0] q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule 10 设想你将设计完成一个电子电路方案。请简述用 EDA 软件(如 PROTEL ) 进行设计(包括原理图和 PCB 图)到调试出样机的整个过程。在各环节应注意哪些问题? 电源的稳定上,电容的选取上,以及布局的大小。 11 用逻辑门和 cmos 电路实现 ab+cd 12 用一个二选一 mux 和一个 inv 实现异或 13 给了 reg 的 setup,hold 时间,求中间组合逻辑的 delay 范围。 Delay < period - setup - hold 15用 verilog/vhdl 写一个 fifo 控制器包括空,满,半满信号。 16用 verilog/vddl 检测 stream 中的特定字符串分状态用状态机写。 17用 mos 管搭出一个二输入与非门。 18 集成电路前段设计流程,写出相关的工具。 19 名词 IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB : Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 20 unix 命令 cp -r, rm,uname 21 用波形表示 D 触发器的功能 22 写异步 D 触发器的 verilog module module dff8(clk , reset, d, q); input clk; input reset; input d; output q; reg q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule 23 What is PC Chipset? 芯片组( Chipset )是主板的核心组成部分,按照在主板上的排列位置的不同,通常分为北桥芯片和南桥芯片。北桥芯片提供对 CPU 的类型和主频、内存的类型和最大容量、 ISA/PCI/AGP 插槽、 ECC 纠错等支持。南桥芯片则提供对 KBC ( 键盘控制器)、 RTC ( 实时时钟控制器)、 USB ( 通用串行总线)、 Ultra DMA/33(66)EIDE 数据传输方式和 ACPI ( 高级能源管理)等的支持。其中北桥芯片起着主导性的作用,也称为主桥( Host Bridge )。除了最通用的南北桥结构外, 目前芯片组正向更高级的加速集线架构发展, Intel 的 8xx 系列芯片组就是这类芯片组的代表,它将一些子系统如 IDE 接口、音效、 MODEM 和 US B 直接接入主芯片,能够提供比 PCI 总线宽一倍的带宽,达到了 266MB/s 。 24 用传输门和反向器搭一个边沿触发器 25 画状态机,接受 1,2,5 分钱的卖报机,每份报纸 5 分钱 1. setup time 和 hold time 不满足情况下应该如何解决? 2. 什么叫做亚稳态,如何解决? 3. Verilog 中=> 和= 有什么区别? 4. 画一个 D 触发器的原理图(门级) ,并且用 verilog gate level 表示出来; 5. 用最少的 Mos 管画出一个与非门; 6. 写一段 fi