文档介绍：智力竞赛抢答器的设计
摘要:
本文设计可供四人抢答的抢答器电路并对其进行仿真。首先本文提出了一种控制以及计时电路的方案,并对其进行了论证。设计方案先利用D触发器及优先编码器74LS148N组成的抢答电路实施抢答电路的运行,然后利用555集成电路构成秒脉冲发生器;然后用其产生的矩形波触发倒计时计数器;运用输出的进位电压控制计时器的停止,并发生警报。然后用Multisim9对电路进行仿真和整体的性能指标测试。经过测验,得到了比较符合要求的仿真结果。
关键字:D触发器;优先编码器74LS148;七段显示译码器74LS48;555集成电路;递减计数器;
,该开关由主持人控制;
;
,定时时间为60秒,当主持人启动"开始"键后,定时器进行减计时;
,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。
设计的方案有以下两种:
方案一:
用CD4511 、CD4068各一个电阻,开关,三级管和二级管若干及七段显示器构成抢答电路。本电路的控制方法是利用开关进行输入编码当按键第一次就接下时,输出由1111110变为所接下的键值的BCD编码经4068 8输入与门和一个三级管控制后输出CD4511第五脚使其从底电平变为高电平,从而锁住CD4511,实现抢答功能。计数器利用两个CD40110和CD4011组合成60秒的加法计数器。此电路原理简单,制作方便,但显示不为倒计时,观看比较不方便。
方案二:
抢答电路由四个D触发器74LS74N,或非门4002BT,开关若干,优先编码器74LS148及七段显示器等组成。本电路的控制方法是利用开关进行高低电位的输入,当四个开关有一个有优先按下时,D触发器的输出端输出的高电位通过或非门进入其他D触发器的异步复位端从而使其他选手的输入信号锁存成无效。倒计时电路由74LS192, 七段显示器,及555定时电路组成。此电路的设计虽然较复杂,但是能很好实现所要求的功能。
通过比较二个方案的特点,本电路采用方案二!
智力竞赛抢答器的设计方框图如图1所示。包括抢答器电路,秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路和外部控制电路(辅助时序控制电路)等六个部分组成。计时电路递减计时,每隔1秒钟,计时器减1。其中抢答器,计数器和控制电路是系统的主要部分。抢答器电路完成抢答功能,计数器完成60秒计时功能,而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能。当计时器递减计时到零(既定时时间到)时,显示器上显示00,同时警报灯点亮。
抢答电路
显示电路
倒计时电路
CP
报警电路
总控制电路
显示电路
发光二极管
图1 智力竞赛抢答器电路原理框图
设计思路:利用D触发器上的置位或复位实现抢答电路的信号的优先输入,通过优先编码器和显示译码器把优先抢答的选手号码显示出来;由定时器发出的秒脉冲信号经过递减计数器,译码器,再由数码管显示出来,中间包括控制电路
。
三、电路设计原理与电路图
1、抢答器按键保持与封锁电路
图2 按键保持与封锁电路
该电路可以完成两个功能:一是能够分辨出选手按键的先后顺序,并且能够锁存优先抢答选手的号码,同时译码显示电路显示编号;二是后面的选手按键操作将无效。
工作过程:开关J6开启时,则输入为高电位“1”,经过四个或非门后变成低电位“0”。则四个D触发器的异步复位端将触发器置“0”,抢答电路处于系统清零状态;当J6闭合时,抢答电路处于工作状态。当抢答开始,若J1先按键,则Q1端输出高电位“1”通过或非门变成低电位“0”,将其他D触发器置0,则抢答信号输出为“1110”(J4J3J2J1),然后通过输出选手号码显示电路显示对应号码。
2、选手号码显示电路
图3选手号码显示电路
该电路由优先编码器74LS148N和
3、秒脉冲发生器电路
发的发挥如图所示
4、8421BCD码递减计数器电路
5、辅助控制电路部分电路
1、智能抢答器的锁存与抢答功能
2、定时器的暂停/减数功能
3、电路报警功能
、性价比
经过设计调整后,该电路基本符合任务书上的性能指标。
整个电路都是应用了,在平时做实验中用过的器件,应用到的知识也平时学过的。
脉冲的设计,计数器的应用,译码器的利用,与非门的合理连接,最终连成符合任务书上的电路。
本电路采用的都是简单且常见的元器件,市面上比较容易买的到,性能基本符合技术要求。实际上这种照明灯在几年前已经上市了,价格不贵。而且产品的原理和材料基本上和我们设计的相似,从此也