1 / 94
文档名称:

蓝牙ble基带数据处理ip核的设计与验证.pdf

格式:pdf   大小:3,757KB   页数:94页
下载后只包含 1 个 PDF 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

蓝牙ble基带数据处理ip核的设计与验证.pdf

上传人:iris028 2021/9/27 文件大小:3.67 MB

下载得到文件列表

蓝牙ble基带数据处理ip核的设计与验证.pdf

文档介绍

文档介绍:学校代码 10701 学 号 1411122802
分类号 TN4 密 级 公开
西安电子科技大学


硕士学位论文
蓝牙 BLE 基带数据处理 IP 核的设计与验证

作者姓名:王若飞
领 域:软件工程
学位类别:工程硕士
学校导师姓名、职称:包军林 副教授
企业导师姓名、职称:于 涛 高工
学 院:微电子学院
提交日期:2017 年 6 月
Design and Verification of Baseband Data
Processing IP Core for Bluetooth Low Energy

A thesis submitted to
XIDIAN UNIVERSITY
in partial fulfillment of the requirements
for the degree of Master
in Software Engineering

By
Wang Ruofei
Supervisor: Bao Junlin Title: Associate Professor
Supervisor: Yu Tao Title: Senior Engineer
June 2017
摘要
摘要
低功耗蓝牙(BLE)是一种新型的超低功耗无线传输技术。它可以很方便的实现
计算机与通信设备之间的互连,并且支持点到点、点到多点的语音、数据业务。近年
来,BLE 凭借其低复杂度、低成本、低功耗等特点,开拓了十分广阔的市场应用前
景。因此掌握低功耗蓝牙技术具有非常重要的意义。
在 BLE 数据通信系统中,硬件开发是掌握其核心技术的关键,其中基带 IP 核的
开发又是整个硬件开发的关键。因此本论文以蓝牙 和 规范为标准,详细分析
了低功耗蓝牙的基带功能,并设计了 数字基带系统的架构,其中重点对链路
层的数据处理部分进行设计与验证。
首先,使用 Verilog HDL 硬件描述语言设计了数据处理中的发送子系统,即比特
流处理中的发送过程,包括组帧、CRC、白化和编码四部分。然后使用 Verilog HDL
设计了数据处理中的接收子系统,该接收子系统包括对数据的时间频率同步处理和比
特流处理中的接收部分。其中时间频率同步处理是由采样、相关、符号恢复和同步缓
存四部分组成的,比特流处理的接收部分是由译码、解白化、帧解析、CRC 校验和
相关窗口五部分组成的。仿真结果表明,当基带 IP 核采用 24MHz 的时钟频率时,可
实现 1Mbps 和 2Mbps 的数据在编码或非编码物理层的传输。最后,对时钟模块进行
了设计,包括主从设备的蓝牙时钟、帧间隔及使能信号。仿真结果表明,