文档介绍：实验六计数器及其应用一、实验目的 1 、学****用集成触发器构成计数器的方法 2 、掌握中规模集成计数器的使用及功能测试方法 3 、运用集成计数计构成 1/N 分频器二、实验原理计数器是一个用以实现计数功能的时序部件, 它不仅可用来计脉冲数, 还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分, 有同步计数器和异步计数器。根据计数制的不同, 分为二进制计数器, 十进制计数器和任意进制计数器。根据计数的增减趋势, 又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前,无论是 TTL 还是 CMOS 集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器件。 1 、用 D 触发器构成异步二进制加/减计数器图6-1 是用四只 D 触发器构成的四位二进制异步加法计数器, 它的连接特点是将每只 D 触发器接成 T' 触发器,再由低位触发器的 Q 端和高一位的 CP 端相连接。图6-1 四位二进制异步加法计数器若将图 6-1 稍加改动,即将低位触发器的 Q 端与高一位的 CP 端相连接,即构成了一个4 位二进制减法计数器。 2 、40192 是同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如图 6-2 所示。图6-40192 引脚排列及逻辑符号图中 LD —置数端 CP U—加计数端 CP D—减计数端 CO —非同步进位输出端 BO —非同步借位输出端 D 0、D 1、D 2、D 3—计数器输入端 Q 0、Q 1、Q 2、Q 3—数据输出端 CR — 40192 (同 74LS192 ,二者可互换使用)的功能如表 6-1 ,说明如下: 表6-1输入输出 CRLD CP U CP DD 3D 2D 1D 0Q 3Q 2Q 1Q 0 1 ×××××××0000 00 ××dcbadcba 01 ↑1 ××××加计数 011 ↑××××减计数当清除端 CR 为高电平“1”时,计数器直接清零; CR 置低电平则执行其它功能。当 CR 为低电平, 置数端 LD 也为低电平时, 数据直接从置数端 D 0、D 1、D 2、D 3 置入计数器。当 CR 为低电平,LD 为高电平时, 执行计数功能。执行加计数时, 减计数端 CP D 接高电平,计数脉冲由 CP U 输入;在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时,加计数端 CP U 接高电平,计数脉冲由减计数端 CP D 输入,表 6-2为 8421 码十进制加、减计数器的状态转换表。表6-2 加法计数输入脉冲数 0123456789 输出 Q 30000000011 Q 20000111100 Q ********** Q 00101010101 减计数 3 、计数器的级联使用一个十进制计数器只能表示 0~9 十个数,为了扩大计数器范围,常用多个十进制计数器级联使用。同步计数器往往设有进位( 或借位) 输出端, 故可选用其进位( 或借位) 输出信号驱动下一级计数器。图6-3 40192 利用进位输出 CO 控制高一位的 CP U 端构成的加数级联图。图6-40192 级联电路 4 、实现任意进制计