1 / 8
文档名称:

薄膜电路设计规则.docx

格式:docx   大小:16KB   页数:8页
下载后只包含 1 个 DOCX 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

薄膜电路设计规则.docx

上传人:cjc201601 2021/10/21 文件大小:16 KB

下载得到文件列表

薄膜电路设计规则.docx

文档介绍

文档介绍:1
薄膜电路设计规则
(微波电路工艺研究所)

本文件定义了薄膜电路的设计规则。
这些规定被薄膜生产者应用于所有薄膜电路的制造。
本文件分为两部分:
,须遵守基本的设计规 则。
2,掩膜版要求。
基本设计规则
标准的基片形状是正方形或长方形。形状为异形的基片应与工艺所沟通解 决。
所有电路图形用AutoCAD软件进行绘制,由直线,圆弧或由它们的组合而 构成,并且是封闭的图形,图形不需要填充,,DXF;其 它图形软件所绘制的图形文件是不被接受的。
电路图形文件以电子邮件及其他电子数据形式传递与工艺所,并注明型 号、设计师及联系电话,以便沟通。
24基片的类型、尺寸、厚度、数量和表面质量要求须详细说明。
基片表面金属的要求须详细说明,它包括基片正反面的金属结构、厚度和公 差。
基片典型金属结构有三层,从下到上依次为:电阻层:氮化铝(TaN)支 持层:钛鸨(TiW)导线层:金(Au)
金层厚度要求W 4微米,可提供的最小线宽是18微米。需要更小线宽请与工 艺所沟通解决。(见图1)
金层厚度要求W 4微米,可提供的最小缝隙是18微米。需要更小缝隙请与工 艺所沟通解决。(见图1)
3
金层厚度要求W 4微米,可提供的基片上关键图形尺寸的最小偏差是± 微米(如电感、朗格电桥的线和缝等),非关键图形尺寸的最小偏差是±
微米。
金层标准厚度是4微米,厚度的标准偏差是±20%。
氮化锂电阻标准方阻为50Q/口,电阻标准偏差是±10%。需要其它方阻请 与工艺所沟
通解决。
电阻图形最小的宽度和长度是50微米。
所有导体和电阻图形到基片边缘的最小距离是50微米。(见图2)
mm,,薄膜基片能接受的 最小比率是
(例如,,孔的最小 直径是< x0,8 >)o
比率公式:D/T其中口=金属化孔的直径T=基片厚度
x基片厚度x 2。(见图3)
。(见图3)
x基片厚度x 。(见图3)
孔位最小偏差为50微米。
电路中应该有一个独立的50欧的测试电阻, x 。这对设计混合电路不可测量的电阻是十分重要的。(见图4)
除圆孔外可加工方槽、椭圆孔等多种异形槽,具体形状及大小应与工艺所 沟通解决。
基片外形尺寸标准偏差是土 50微米。
拼版的标准直接决定于所用的基片。拼版的尺寸要求取决于电路尺寸和质 量要求。工艺所现有进口 AI2O3瓷片尺寸是2〃 x2〃 ( )。
3
40毫米x 40毫米。
标准划片槽宽度有100微米、150微米、200微米三种尺寸。
基片最小工程加工量是一片2〃 x2〃尺寸基片,并且只能排两种不同尺寸 的图形,若是异形图形只能排一种图形;实际加工面积按合格后的基片面积核 算。
标准要求
用AutoCAD文件绘制导体层和电阻层时,导体层