分频器编程实验报告.doc

文档介绍：实验报告
专业：软件工程 学号：0121122882 姓名：李淦生
实验目的：
熟悉Verilog HDL编程环境；
仿真实现模八分频器功能；
加深对模八分频计数器的理解。
2、实验内容：
通过编程，利用MAX PLUS的编译环境，仿真实现模八分频器功能。
仪器设备器材：
计算机Verilog HDL 编程环境
4、实验考试步骤：
（1）画出实例图
（2）代码
module fenpinqi(in,out,rst,load,clk1,clk2);
input [2:0]in;
input rst,load,clk1;
output [2:0]out;
output clk2;
reg [2:0]out;
reg clk2;
always @ (posedge clk1 or posedge rst or posedge load)
begin
if(rst==1)
begin
out=3'b000;
clk2=0;
end
else
if(load==1)
out=in;
else
if(out==3'b111)
begin
clk2=~clk2;
out=3'b000;
end
else
out[2:0]=out+1;
end
endmodule
实验结果