文档介绍：百度文库•让每个人平等地提升自我
目录
课程设计目的 3
课程设计设计和要求 3
设计内容 3
设计要求 3
设计方案 3
设计思路 3
工作原理及硬件框图 3
硬件电路原理图 5
PCB版图设计… 6
课程设计总结 6
参考文献 7
百度文库•让每个人平等地提升自我
2
1、课程设计目的
（1）掌握电子电路的一般设计方法和设计流程；
（2）学习使用PROTEL软件绘制电路原理图及印刷板图；
（3）掌握应用EWB对所设计的电路进行仿真，通过仿真结果验证设计的正确性。
2、课程设计内容和要求：
、设计内容
设计加/减法运算电路，具体要求如下：
（1）设计寄存器单元；
（2）设计全加器单元；
（3）设计7487 （或74LS87）互补器单元。
、设计要求
（1）课程设计说明书；
（2）电路原理图和印刷板图；
（3）仿真图形和仿真结果。
3、设计方案
、设计思路
在二进制加减法运算电路中，为了减少硬件的复杂性，减法基本是通过加法来实现的。 所以要实现减法的运算，就需要求出减数的反码（即减数中的1变成0, 0变成1）,在反码 的基础上，再加1,成为补码。将补码和被减数相加，即得到运算结果。因此，在设计电路 时，需要用到74LS87互补器单元来求减数的反码。
选用一个寄存器74LS175作为全加器74LS283被加数或被减数的输入,用另一个74LS175 作为74LS87的输入，将74LS87的输出作为全加器74LS283加数或减数的输入，74LS283的 输出结果即是加法或减法的运算结果。例如：
被减数 1100
减数的补码 +1011
略去此进位 ―G 结果是0111
、工作原理及硬件框图
74LS175 简介
寄存器74LS175的逻辑图如图-1所示
百度文库•让每个人平等地提升自我
4
其逻辑功能是一个CLK时钟信号的到来，促使输入端DI、D2、D3、D4的数据依次传输 到输出端Ql、Q2、Q3、Q4o在74LS175的输出端还有非门的输出,在本设计中不会被用到。
74LS283 简介
全加器74LS283的逻辑图如图-2所示
全加器74LS283的逻辑功能是将输入端口 A1〜A4、B1〜B4的输入数据作为二进制的数 码进行相加，并把运算的结果在输出端口 S1〜S4输出。C4是来至低位的进位，而CO是高位 进位的输出。
74LS87 简介
互补器74LS87的逻辑管脚图如图-3所示
互补器74LS87的工作由控制端B、C来控制。当B、C控制端都为低电平时，四位二 进制
百度文库•让每个人平等地提升自我
4
A1A2A3A4数将以其反码形式在Q1Q2Q3Q4上输出；当B为低电平，C为高电平时，四位 二进制A1A2A3A4数将以其原码在Q1Q2Q3Q4上输出。
百度文库•让每个人平等地提升自我
7
百度文库-让每个人平等地提升口我
5
、硬件电路原理图
硬件的电路原理图如图-4所示
c m r-
1
74LS175 寄 存器
ca-B ra-e
a
iq-h
图4硬件电路原理图
硬件电路工作原理：
将待加减的数据先送入到寄存器74LS175存