文档介绍：高速高密度多层PCBSI/EMC
高速高密度多层PCBSI/EMC(信号完整性/电磁兼容)问题长久以来一直是设计师不得不面正确最大设计挑战。现在伴随主流MCU、DSP和处理器大多工作在100MHz以上(少数甚至已工作到GHz级以上)，而且越来越多高速I/O端口和RF前端也全部工作在GHz级以上，再加上应用系统小型化趋势造成PCB空间缩小问题，这些原因均使得今天高速高密度PCB设计变得越来越普遍。不少工业分析家也指出，进入二十一世纪以后，超出80%多层PCB设计全部是针对高速电路。高速信号会造成PCB上长互连走线产生传输线效应，它使得PCB设计师必需考虑传输线延时和阻抗匹配问题，因为接收端和驱动端阻抗不匹配全部会在传输线上产生反射信号，而这会对信号完整性产生很大影响。其次，高密度PCB上高速信号或时钟走线会对间距越来越小相邻走线产生极难正确量化串扰问题，从而产生恼人EMC问题。SI和EMC问题均会造成PCB设计过程反复，从而造成产品开发周期一再延误。通常来说，高速高密度PCB需要复杂阻抗受控布线策略才能确保电路正常工作。伴随新型器件电压越来越低、PCB密度越来越大、边缘转换速率越来越快、和开发周期越来越短，SI/EMC挑战日趋严峻。为了满足这一挑战，今天PCB设计师必需采取新方法来确保你PCB设计是可工作和可制造。采取过去设计规则已经无法满足今天时序和信号完整性要求， PCB SI 230/630和EMControl、MentorHyperLynx和Quiet Expert、图研(Zuken)Hot-Stage和EMC Adviser、和AltiumPCB Designer和P- PCB SI 230/630提供了一个可伸缩、完整和集成处理方案，它是一个完整SI/PI(功率完整性)/EMI问题协同处理方案。，控制系统中全部PCBEMI辐射、提升系统搞干扰能力是确保产品经过EMC测试最好方法。具体来说，PCB上EMI问题是由多个多样噪声源引发，如信号噪声(反射和串扰)、电源/地噪声、和天线(悬空线)等等。为了有效降低PCB上EMI，这些信号、器件、电源/地平面和天线噪声源全部必需加以考虑。因为信号噪声源是SI问题、电源/地噪声源是PI问题，所以最终EMC问题处理必需依靠正确SI、PI和EMI设计，而不仅仅只是考虑EMC问题。Cadence亚太区高速技术中心技术顾问钟章民表示。她接着说：“在设计中就经过仿真和约束处理好SI和PI问题，这么能够在实际上控制EMI问题根源，既降低了后期因为SI/PI/EMI问题而查错和改板周期，也降低了产品通不过EMC测试风险。”不一样实际设计会有不一样EMC特殊要求，这能够经过EMC工程师设置约束来实现。这些约束有些能够在Allegro中约束管理器中设置，有些不能或实时检验很耗时约束条件则需要进行后期检验。手工进行这种检验是一件很费时费力事情，为此Cadence提供了EMControl工具，它提供了自动批处理检验这些EMI/SI/PI规则并