文档介绍：实验四帧同步一、实验目的 1. 掌握巴克码识别原理。 2. 掌握同步保护原理。 3. 掌握假同步、漏同步、捕捉态、维持态概念。二、实验内容 1. 观察帧同步码无错误时帧同步器的维持态。 2. 观察帧同步码有一位错误时帧同步器的维持态和捕捉态。 3. 观察同步器的假同步现象和同步保护作用。三、基本原理在时分复用通信系统中, 为了正确地传输信息, 必须在信息码流中插入一定数量的帧同步码, 可以集中插入、也可以分散插入。本实验系统中帧同步识别码为 7 位巴克码, 集中插入到每帧的第 2 至第 8 个码元位置上。帧同步模块的原理框图如图 4-1 所示。本模块有以下测试点及输入输出点: S-IN 数字基带信号输入点( 2 个) BS-IN 位同步信号输入点( 2 个) GAL 巴克码识别器输出信号测试点÷ 24 24 分频器输出信号测试点 TH 判决门限电平测试点 FS 帧同步信号测试点÷ 24单稳与门 3 与门4 移位寄存器相加器判决器 S触 Q 发 R 器Q 与门1 与门2 ÷3 或门 TH BS-IN FS-OUT S-IN 置零 VC GAL ÷ 24图 4-1 帧同步模块原理框图从总体上看, 本模块可分为巴克码识别器及同步保护两部分。巴克码识别器包括移位寄存器、相加器和判决器,图 4-1 中的其余部分完成同步保护功能。当基带信号里的帧同步码无错误时(七位全对) ,把位同步信号和数字基带信号输入给移位寄存器,识别器就会有帧同步识别信号 GAL 输出,各种信号波形及时序关系如图 4-2 所示, GAL 信号的上升沿与最后一位帧同步码的结束时刻对齐。图中还给出了÷ 24 信号及帧同步器最终输出的帧同步信号 FS-OUT , FS-OUT 的上升沿稍迟后于 GAL 的上升沿。 S- IN GAL ÷ 24 FS- OUT图4-2 帧同步器信号波形÷ 24 信号是将位同步信号进行 24 分频得到的, 其周期与帧同步信号的周期相同( 因为一帧 24 位是确定的), 但其相位不一定符合要求。当识别器输出一个 GAL 脉冲信号时( 即捕获到一组正确的帧同步码),在 GAL 信号和同步保护器的作用下,÷ 24 电路置零, 从而使输出的÷ 24 信号下降沿与 GAL 信号的上升沿对齐。÷ 24 信号再送给后级的单稳电路,单稳设置为下降沿触发,其输出信号的上升沿比÷ 24 信号的下降沿稍有延迟。同步器最终输出的帧同步信号 FS 是由同步保护器中的与门 3 对单稳输出的信号及状态触发器的 Q 端输出信号进行“与”运算得到的。电路中同步保护器的作用是减小假同步和漏同步。当无基带信号输入( 或虽有基带信号输入但相加器输出低于门限值)时, 识别器没有输出(即输出为 0) ,与门 1 关闭、与门 2 打开,单稳输出信号通过与门 2 后输入到÷3 电路, ÷3 电路的输出信号使状态触发器置“0”,从而关闭与门 3 ,同步器无输出信号,此时 Q的高电平把判决器的门限置为 7( P3 灯亮) 、且关闭或门、打开与门 1 ,同步器处于捕捉态。只要识别器输出一个 GAL 信号( 因为判决门限比较高, 这个 GAL 信号是正确的帧同步信号的概率很高) ,与门 4 就可以输出一个置零脉冲使÷ 24 分频器置零, ÷ 24 分频器输出与 GAL 信号同频同相的的周期信号(见图 4-2