现代cmos工艺基本流程.ppt

文档介绍：1现代现代 CMOS CMOS 工艺工艺基本流程基本流程现代 CMOS 工艺基本流程 2 Silicon Substrate P + ~2um ~725um Silicon Epi Layer P ?选择衬底?晶圆的选择–掺杂类型( N或P) –电阻率(掺杂浓度) –晶向?高掺杂(P +)的 Si晶圆?低掺杂(P ?)的 Si外延层 3 Silicon Substrate P + Silicon Epi Layer P ? Pad Oxide 热氧化?热氧化–形成一个 SiO 2薄层,厚度约 20nm –高温, H 2O或O 2气氛–缓解后续步骤形成的 Si 3N 4对 Si衬底造成的应力 4 Silicon Substrate P + Silicon Epi Layer P - Silicon Nitride Si 3N 4淀积? Si 3N 4淀积–厚度约 250nm –化学气相淀积(CVD) –作为后续 CMP 的停止层 5 Silicon Substrate P + Silicon Epi Layer P - Silicon Nitride Photoresist 光刻胶成形?光刻胶成形–厚度约 ~ –光刻胶涂敷、曝光和显影–用于隔离浅槽的定义 6 Silicon Substrate P + Silicon Epi Layer P - Silicon Nitride Photoresist Si 3N 4和 SiO 2刻蚀? Si 3N 4和 SiO 2刻蚀–基于***的反应离子刻蚀(RIE) 7 Silicon Substrate P + Silicon Epi Layer P - Silicon Nitride Photoresist Transistor Active Areas Isolation Trenches 隔离浅槽刻蚀?隔离浅槽刻蚀–基于***的反应离子刻蚀(RIE) –定义晶体管有源区 8 Silicon Substrate P + Silicon Epi Layer P - Silicon Nitride Transistor Active Areas Isolation Trenches 除去光刻胶?除去光刻胶–氧等离子体去胶,把光刻胶成分氧化为气体 9 Silicon Substrate P + Silicon Epi Layer P - Silicon Nitride Future PMOS Transistor Silicon Dioxide Future NMOS Transistor No current can flow through here! SiO 2淀积? SiO 2淀积–用氧化物填充隔离浅槽–厚度约为 ~ ,和浅槽深度和几何形状有关–化学气相淀积(CVD) 10 Silicon Substrate P + Silicon Epi Layer P - Silicon Nitride Future PMOS Transistor Future NMOS Transistor No current can flow through here! 化学机械抛光?化学机械抛光(CMP) – CMP 除去表面的氧化层–到 Si 3N 4层为止