文档介绍：总体框图设计
一个具有计时,显示,校时,报时等功能的数字钟主要有振荡器,分频器,计数器,译码器,显示器,校时电路,报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲,秒脉冲送入计数器计数,计数结果通过“时”“分”“秒”译码器译码,并通过显示器显示时间。本次设计的多功能数字钟总体框图如图1所示。
图1 多功能数字钟总体设计框图
功能模块设计
时钟脉冲产生电路
由32768晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,经过14级CD4060芯片分频产生一个频率为2Hz的脉冲信号,再经过7474芯片的D触发器完成二分频,输出一个频率为1Hz的脉冲信号。图2为石英晶体振荡器振荡原理图,图3为CD4060内部构造图,图4为CD4060外接部分元件构成振荡器的原理图。
图2 图3 图4
时间计数器电路
在时间计数电路中,需要设计两个六十进制计数器和一个二十四进制计数器分别对“秒”“分”“时”进行计数。这里采用了比较常见也比较廉价的74LS161(逻辑功能如图5所示),通过161的组合完成六十进制计数器和二十四进制计数器的设计。
六十进制计数器:将两片161分别用反馈清零法接成十进制和六进制计数器,即将个位片的Q3和Q1与非后接入自己的清零端,将十位片的Q2和Q1与非后接入自己的清零端。这里的与非门用到了含有四个两输入与非门的74LS00芯片。再将个位的清零信号接入十位的时钟脉冲端。六十进制示意图如图6。
二十四进制计数器:将个位接成十进制计数器不要将清零信号接入其清零端,再将个位片的Q2和十位片的Q1与非接到十位片的清零端。再将这一路清零信号和个位片的清零信号经过与门接入个位片的清零端。这里的与门使用了含有四个两输入输入与门的74LS08芯片。二十四进制示意图如图7。
图5 图6 图7
分别接成六十和二十四进制计数器之后,再将秒的十位片的清零信号接入到分的个位片的脉冲信号,将分的十位片的清零信号接入时的个位片的脉冲信号,即构成了一个数字钟基本的时间计数电路。
译码驱动及显示电路
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译,变成相应的数字。本次多功能数字钟的设计采用了常见的74LS48译码器和七段共阴数码管作为译码驱动和显示电路。图8为74LS48译码器引脚图。图9为连接示意图。
图8 图9
另外,可以利用74LS48译码器实现小时高位零熄灭,方法是将小时的十位片所对应的Q0和Q1接入一个或门在接入到48的4号脚。这里用到的或门是含有四个两输入或门的74LS32芯片。
报时电路
报时电路的原理是当出现59分59秒的时候通过数字电路实现蜂鸣器的报时。即分别将分和秒计数器上所对应的“5”“9”即“0101”和“1001”经过四输入与门再经过两输入与门与蜂鸣器相连。这里使用到的是含有两个四输入与门的74LS21芯片和74LS08芯片。报时电路示意图如图10。
图10
快速校时电路
校时电路的实现方法比较简单,即通过给分和时所对应的计数器频率较高的时钟脉冲让其计数而实现校时功能。
4 心得与体会
在此次的数字钟设计过程中,我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法,包括161计数器,48译码器,7400两输入与非门,74