文档介绍：数字逻辑课程设计报告多功能数字钟设计【设计题目】多功能数字钟设计【要求】由振荡器输出稳定的高频脉冲信号作为时间基准,经分频器输出标准的秒脉冲,秒计数器满60向分计数器进位,分计数器满60向小时计数器进位,小时计数器按“12翻1”规律计数,计数器经译码器送到显示器;计数出现误差可用校时电路进行校时,校分,校秒,并具有可整点报时与定时闹钟的功能。【设计方式】在电脑上应用虚拟电子工作台(EWB)进行设计,调试,仿真;要求有课题综述,电子设计框图,逻辑电路计算图,可在EWB模拟运行通过;每个人独立完成课程设计;每个人都要进行电脑演示课程设计答辩,时间约10~15分钟;答辩后叫课程设计报告。【设计原理】,电路一般包括以下几个部分:振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路以及闹时电路。,所以要设置标准时间源。数字钟计时周期是12小时,因此必须设置12小时计数器,他应由模为60的秒计数器和分计数器及模为12的时计数器组成,秒、分、时由七段数码管显示。为使数字钟走时与标准时间一致,校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。能进行整点报时。在从59分50秒开始,每隔2秒钟发出一次低音“嘟”的信号,连续五次,最后一次要求最高音“嘀”的信号,此信号结束即达到正点。能实现定时闹钟功能。由校对电路预先设定一个闹钟时间,在当前时间到达闹钟时间时,发出“嘀”的信号,并持续10秒。,其作用是产生一个标准频率的脉冲信号。振荡频率的精度和稳定度决定了数字钟的质量。图2采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为fS=1/[(R1+2R2)C1ln2]=1KHZ,周期T=1/fS=1ms。附555定时器的功能表输出输出阀值输入(v11)触发输入(v12)复位(RD)输出(VO)发电管T××00导通<2/<1/11截止>2/>1/10导通<2/>1/1不变不变图2分频器分频器电路是由三个7490构成,如图5。7490是异步十进制计数器,它由一个一位二进制计数器和一个异步五进制计数器组成。将QA与CP2相连,计数脉冲由CP1端输入,输出由QA~QD引出,即得到十进制计数器。只有在复位输入R0(1)=R0(2)=0和置位输入S9(1)=S9(2)=0时,才能够在计数脉冲(下降沿)作用下实现二—五—十进制加计算。因为要对输入的脉冲进行三次10分频,三片7490的复位输入R0(1)、R0(2)和置位输入S9(1)、S9(2)都接低电平。振荡器输出的方波脉冲计数器作为U1的CP1端的输入时钟脉冲,U1的QD端的输出脉冲作为U2的CPA端的输入时钟脉冲,U2的QD端的输出脉冲作为U3的CP1端的输入时钟脉冲,U3的QD端的输出脉冲fO=fS/103 =1HZ,即为秒信号方波脉冲,成为秒、分、时计数器的计数脉冲和时间校准信号。将JK触发器的J、K端都接在高电平,Qn+1=JQn+KQn=Qn,每输入一个时钟脉冲后,触发器翻转一次,触发器处于计数状态。经过触发器的