文档介绍：第 5 章 微处理器外部特性与输入输出
处理器外部特性
1. 管脚定义
计算机科学与技术学院 体系结构中心
8086/88管脚描述
8086:16位微处理器，
16位外部数据总线
8088:等待状态Tw（等价于T3）。
计算机科学与技术学院 体系结构中心
8086读周期时序（3）
T4状态
T4的前沿采样数据总线。然后，所有总线信号变为无效，为下一总线周期做好准备。
计算机科学与技术学院 体系结构中心
8086在访问慢速存储器或I/O设备时需要在T3和T4之间插入一个或多个等待状态Tw。
存储器或I/O设备是通过READY信号来控制是否要插入Tw状态
1. 在T3的前沿检测READY引脚是否有效
2. 如果READY无效，在T3和T4之间插入一个等效于T3的Tw ，转步骤1
3. 如果READY有效，执行完该T状态，进入T4状态
READY信号线的使用（1）
计算机科学与技术学院 体系结构中心
READY信号线的使用（2）
T1 T2 T3 Tw Tw Tw T4
CLK
READY
前沿检测
3. 工作模式
计算机科学与技术学院 体系结构中心
两种工作模式：最大模式和最小模式。
最小模式：就是在系统中只有8086/8088一个处理器。在这种系统中所有的总线控制信号都直接由8086/8088产生，在这样系统中的总线控制逻辑电路被减到最少。
最大模式：可包含两个或多个处理器，一个为主处理器，其他的是协处理器（协助主处理器工作）。和8086/8088CPU配合使用的协处理器主要有数值运算协处理器8087和输入/输出协处理器8089。
加电时，设置微处理器管脚MN/MX电平的高低，可以控制微处理器工作在最小模式或最大模式
8086CPU工作模式
计算机科学与技术学院 体系结构中心
最小模式
存储器
外设
DEN
DT/R
AD15-0
BHE
A19-16
ALE
M/IO
WR
RD
CLK
READY
RESET
8086
CPU
MN/MX
+5V
+5V
BHE
RES
8284
8282
STB
OE
8286
T
OE
Data Bus
Addr. Bus
HOLD
HLDA
INTR
INTA
计算机科学与技术学院 体系结构中心
带三态缓冲的8位数据锁存器8282
Q
D
CLK
Q
D
CLK
Q
D
CLK
DI0
DI1
DI7
STB
DO0
DO1
DO7
OE
STB：选通脉冲
OE：为0时输出有效
为1时输出为三态
计算机科学与技术学院 体系结构中心
带三态的8位双向数据缓冲器8286
A0
A1
A7
OE
B0
B1
B7
T
计算机科学与技术学院 体系结构中心
8284时钟生成器
计算机科学与技术学院 体系结构中心
最大模式
在最大模式下，下列管脚将被重新定义：
ALE
WR
M/IO
DT/R
DEN
INTA
HOLD
HLDA
这需要增加8288总线控制器来产生相应的控制信号。
计算机科学与技术学院 体系结构中心
最大模式
A16-19
计算机科学与技术学院 体系结构中心
8288总线控制器
4. 存储器接口
计算机科学与技术学院 体系结构中心
8086存储器特点
数据总线16位，地址总线20位，可寻址空间为1M字节。
利用BHE信号线，可按字节或字寻址
当一个字存放在奇地址开始的边界上，需要两个
总线周期才能完成读或写的操作
计算机科学与技术学院 体系结构中心
16位存储器接口框图
奇地址存储体
A18~0
SEL
D7~0
偶地址存储体
A18~0
SEL
D7~0
A19~1
A0
BHE
D7~0
D15~8
512K
512K
计算机科学与技术学院 体系结构中心
例：16位存储器接口
A0
I/O接口概述
计算机科学与技术学院 体系结构中心
接口的基本概念
接口可以看成是两个系统或两个部件之间的交接部分，它既可以是两种硬设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。
I/O接口指的是微处理器与外部世界的连接电路（或部件）。在这里，外部世界指的是存储器、I/O设备