文档介绍：常用集成逻辑门电路的逻辑功能测试
你现在浏览的是第一页，共64页
1．知道常用集成逻辑门电路的符号、逻辑功能。
2．用仪器仪表测试常用集成逻辑门电路的逻辑功能。
3．用仪器仪表测试常用集成逻辑门电路的应用电路。
4．分析和仿真常
任务基础知识二——TTL集成门电路
你现在浏览的是第十六页，共64页
①输入信号不全为1：如uA=， uB=
1V
则uB1=+=1V，T2、T5截止，T3、T4导通
忽略iB3，输出端的电位为：
输出Y为高电平。
uY≈5――＝
你现在浏览的是第十七页，共64页
②输入信号全为1：如uA=uB=
则uB1=，T2、T5导通，T3、T4截止
输出端的电位为：
uY=UCES＝
输出Y为低电平。
你现在浏览的是第十八页，共64页
功能表
真值表
逻辑表达式
输入有低，输出为高；
输入全高，输出为低。
观看TTL与非门原理动画
你现在浏览的是第十九页，共64页
74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。
74LS00管脚介绍动画演示
你现在浏览的是第二十页，共64页
、或非门、与或非门、与门、或门及异或门
①A=0时，T2、T5截止，T3、T4导通，Y=1。
②A=1时，T2、T5导通，T3、T4截止，Y=0。
TTL非门
你现在浏览的是第二十一页，共64页
①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。
②A＝B＝0时，iB1、i'B1均分别流入T1、T'1发射极，使T2、T'2、T5均截止，T3、T4导通，输出为高电平，即Y＝1。
TTL或非门
你现在浏览的是第二十二页，共64页
①A和B都为高电平（T2导通）、或C和D都为高电平（T‘2导通）时，T5饱和导通、T4截止，输出Y=0。
②A和B不全为高电平、并且C和D也不全为高电平（T2和T‘2同时截止）时，T5截止、T4饱和导通，输出Y=1。
TTL与或非门
你现在浏览的是第二十三页，共64页
与门
Y=AB=AB
或门
Y=A+B=A+B
异或门
你现在浏览的是第二十四页，共64页
问题的提出：
为解决一般TTL与非门不能“线与”而设计的。
①A、B不全为1时，uB1=1V，T2、T3截止，Y=1。
接入外接电阻R后：
②A、B全为1时，uB1=，T2、T3饱和导通，Y=0。
外接电阻R的取值范围为：
OC门
n个OC门并联后为负载门的m个输入端提供输入信号时的R。
你现在浏览的是第二十五页，共64页
TSL门（三态门）
①E＝0时，二极管D导通，T1基极和T2基极均被钳制在低电平，因而T2～T5均截止，输出端开路，电路处于高阻状态。
结论：电路的输出有高阻态、高电平和低电平3种状态。
②E＝1时，二极管D截止，TSL门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A＝0时Y＝1，为高电平；A＝1时Y＝0，为低电平。
你现在浏览的是第二十六页，共64页
&
A
B
F
符号
功能表
三态门的符号及功能表
&
A
B
F
符号
功能表
使能端高电平
起作用
使能端低电平
起作用
你现在浏览的是第二十七页，共64页
TSL门的应用：
①作多路开关：E=0时，门G1使能，G2禁止，Y=A；E=1时，门G2使能，G1禁止，Y=B。
②信号双向传输：E=0时信号向右传送，B=A；E=1时信号向左传送，A=B 。
③构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。
你现在浏览的是第二十八页，共64页
TTL系列集成电路
①74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd＝10ns，平均功耗P＝10mW。
②74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝6ns，平均功耗P＝22mW。
③74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝3ns，平均功耗P＝19mW。
④74LS：低功耗肖特基系列，是在74S系列