文档介绍：-
. z
课程设计说明书
-
. 完善，在早期的时候被我们淘汰。优点是电路根本可以严谨处理所有的事务仿真的时候不易出现问题。
三、单元电路设计与参数计算
抢答器鉴别模块:
抢答器模块=74LS175+74LS48+门电路+七段数码管
74LS175：74LS175的功能真值表:
从表可见：
① CLR是清零端，且低电平有效。
② CLK是时钟脉冲，且下降沿触发。
上图中的74ALS175N为一四路的锁存器，当CLK引脚输入上升沿时，1D-4D被锁存到输出端〔1Q-4Q〕。在CLK其他状态时，输出与输入无关
74LS48
A0-A3 译码地址输入端
BI'/RBO' 消隐输入端〔低电平有效〕/脉冲消隐输出〔低电平有效〕
LT' 等灯测试输入端〔低电平有效〕
RBI' 脉冲消隐输入端〔低电平有效〕
Ya-Yg 输出端
抢答器计时模块：
抢答器=74LS192+数码管+蜂鸣器
74LS192具有下述功能：
〔1〕.异步清零：CR=1，Q3Q2Q1Q0=0000
〔2〕.异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0
〔3〕.保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态
〔4〕.加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数
〔5〕.减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数
-
. z
74LS192是双时钟方式的十进制可逆计数器。
抢答器记分模块：
计分器=74LS192+74LS160+控制开关+门电路
74LS160:是同步十进制计数器，依靠CP信号来工作，EP、ET高电平是工作，计分的单元电路中EP接数据输出端的与非输出，只要令清零端的数据输出位数与EP端的位数相减等于你要的位数即可实现加减相应的分数的功能。
74160功能表
CLK
CLR‵
LOAD‵
ENP
ENT
工作状态
×
0
×
×
×
置零
↑
1
0
×
×
预置数
×
1
1
0
1
保持
×
1
1
×
0
保持(但C=0)
↑
1
1
1
1
计数
例如：下列图EP端是0011，而CLR端是0100，两端相减是0001，即十进制的1，所以实现加减一分的功能。
四、总电路工作原理及元器件清单
1．总原理图
电路完整工作过程描述〔总体工作原理〕
抢答器鉴别模块:
该电路完成三个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号；二是制止其他选手按键操作无效；三是同时译码显示电路显示编号。74LS175工作过程：主持人开关置于"去除"端时，芯片开场工作，A、B、C、D四个开关开场抢答，根据下列图的真值表，可以知道