文档介绍：. 一、 CPU 接口信号说明 1. A[31:3]# I/O Address (地址总线) n 这组地址信号定义了 CPU 的最大内存寻址空间为 4GB 。在地址周期的第一个子周期中,这些 Pin 传输的是交易的地址,在地址周期的第二个子周期中,这些 Pin 传输的是这个交易的信息类型。 2. A20M# I Adress-20 Mask (地址位 20 屏蔽) n此信号由 ICH (南桥)输出至 CPU 的信号。它是让 CPU 在 Real Mode (真实模式)时仿真 808 6 只有 1M Byte (1兆字节)地址空间,当超过 1 Mbyte 位空间时 A20M #为 Low , A20 被驱动为 0而使地址自动折返到第一个 1Mbyte 地址空间上。 3. ADS# I/O Address Strobe (地址选通) n 当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中,所有 Bus 上的信号都在监控 ADS# 是否有效,一但 ADS# 有效,它们将会作一些相应的动作,如:奇偶检查、协义检查、地址译码等操作。 4. ADSTB[1:0]# I/O Address Strobes n 这两个信号主要用于锁定 A[31:3]# 和 REQ[4:0]# 在它们的上升沿和下降沿。相应的 ADSTB0# 负责 REQ[4:0]# 和 A[16:3]# , ADSTB1# 负责 A[31:17]# 。 5. AP[1:0]# I/O Address Parity (地址奇偶校验) n这两个信号主要用对地址总线的数据进行奇偶校验。 6. BCLK[1:0] I Bus Clock (总线时钟) 这两个 Clock 主要用于供应在 Host Bus 上进行交易所需的 Clock 。n 7. BNR# I/O Block Next Request (下一块请求) n 这个信号主要用于宣称一个总线的延迟通过任一个总线代理,在这个期间,当前总线的拥有者不能做任何一个新的交易。 8. BPRI# I Bus Priority Request (总线优先权请求) n 这个信号主要用于对系统总线使用权的仲裁, 它必须被连接到系统总线的适当 Pin 。当 BPRI# 有效时,所有其它的设备都要停止发出新的请求,除非这个请求正在被锁定。总线所有者要始终保持 BPRI# 为有效,直到所有的请求都完成才释放总线的控制权。 9. BSEL[1:0] I/O Bus Select (总线选择) n这两组信号主要用于选择 CPU 所需的频率,下表定义了所选的频率: 10. D[63:0]# I/O Data (数据总线) n 这些信号线是数据总线主要负责传输数据。它们提供了 CPU 与 NB (北桥)之间 64 Bit 的通道。只有当 DRDY# 为 Low 时,总在线的数据才为有效,否则视为无效数据。 11. DBI[3:0]# I/O Data Bus Inversion (数据总线倒置) n 这些信号主要用于指示数据总线的极性,当数据总在线的数据反向时,这些信号应为 Low 。这四个信号每个各负责 16 个数据总线,见下表: 12. DBSY# I/O Data Bus Busy (数据总线忙) n 当总线拥有者在使用总线时,会驱动 DBSY# 为 Low