文档介绍：. 设计题目:秒脉冲发生器的设计设计小组:第三组. 1 秒脉冲发生器整体设计方案秒脉冲发生设计方案概述秒脉冲发生器是由 100HZ 时钟产生电路和分频电路两部分构成,其中 100HZ 时钟产生电路主要由 555 定时器组成的时钟电路,主要用来产生 100HZ 的脉冲信号;分频电路主要由 74LS192 组成的 100 进制计数器电路,主要用于将 100H Z 脉冲信号分成 1HZ 脉冲信号。该方案通过了 Multisim 软件仿真, 并得到了 1HZ 的脉冲信号, 基本实现了工程训练的要求。. 秒脉冲发生器整体设计电路设计图图1秒脉冲发生器整体设计电路设计图秒脉冲发生器整体设计电路仿真图图2秒脉冲发生器整体设计电路仿真图. 2 各分电路的元件介绍及设计方案 100HZ 时钟产生电路图3100HZ 时钟产生电路元件介绍 555 芯片引脚图及引脚描述: 555 的8 脚是集成电路工作电压输入端,电压为 5~18V ,以 UCC 表示;从分压器上看出,上比较器A1的5脚接在R1和R2之间,所以5脚的电压固定/ 3 上;下比较器 A2接在 R2与R3之间, A2的同相输入端电位被固定在 UCC/3 上。 1脚为地。2脚为触发输入端;3脚为输出端,输出的电平状态受触发器控制, 而触发器受上比较器 6脚和下比较器 2脚的控制。当触发器接受上比较器 A1从R脚输入的高电平时,触发器被置于复位状态, 3脚输出低电平; 2脚和 6脚是互补的,2脚只对低电平起作用,高电平对它不起作用,即电压小于/3 ,此时 3 脚输出高电平。 6 脚为阈值端,只对高电平起作用,低电平对它不起作用,即输入电压大于/3 ,称高触发端,3脚输出低电平,但有一个先决条件,即2脚电位必须大于/3 时才有效。3脚在高电位接近电源电 ,输出电流最大可打 200mA 。 4 脚是复位端,当 4 脚电位小于时,不管 2、6 脚状态如何,输出端 3 脚都输出低电平。 5脚是控制端。. 7 脚称放电端,与 3 脚输出同步,输出电平一致,但 7 脚并不输出电流,所以3脚称为实高(或低)、 7脚称为虚高。图4555 定时器引脚图 100HZ 时钟产生电路设计方案 100HZ 时钟产生电路是由 555 定时器、电阻、电容组成的,电路的设计及其工作波形见图 3。接通电源后,电源 VCC 通过 R1和R2对电容 C充电,当Uc<1/3VC C 时,振荡器输出 Vo=1 ,放电管截止。当Uc充电到≥2/3VDD 后,振荡器输出 Vo翻转成 0,此时放电管导通,使放电端(DIS) 接地,电容 C通过 R2对地放电,使 Uc 下降。当Uc下降到≤1/ 后,振荡器输出 Vo又翻转成 1,此时放电管又截止, 使放电端(DIS) 不接地,通过R1和R2又对电容C充电,又使Uc从1/3VC C 上升到 2/, 触发器又发生翻转,如此周而复始,从而在输出端 Vo得到连续变化的振荡脉冲波形。脉冲宽度 TL≈ ,由电容 C 放电时间决定; TH=(R1+R2)C ,由电容 C充电时间决定,脉冲周期 T≈TH+TL 。图5555 定时器构成的多谐振荡器及波形图. 分频电路图6分频电路元件介绍十进制可逆计数器 74LS192 引