1 / 68
文档名称:

5.时序课件-数字电路.ppt

格式:ppt   大小:4,538KB   页数:68页
下载后只包含 1 个 PPT 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

5.时序课件-数字电路.ppt

上传人:allap 2016/9/4 文件大小:4.43 MB

下载得到文件列表

5.时序课件-数字电路.ppt

相关文档

文档介绍

文档介绍:1 第五章时序逻辑电路(Sequential logic) 第一节概述一、定义:任一时刻电路的稳定输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。结构上的特点: 1. 必须包含存储器,通常还包含组合电路; 。 CP a i b i c i-1 (Q) s i c i (D) 0 a 0 b 0 0 s 0 c 01 a 1 b 1 c 0 s 1 c 12 a 2 b 2 c 1 s 2 c 2…由此可归纳出时序电路的框图: 2 二、时序电路的框图外部输入外部输出原状态: q n1q nl…新状态: q n11 ?q nl 1?…三、描述其逻辑功能的方程组驱动方程状态变量输出方程状态方程状态用 q lq 1表示。…3 四、时序电路的分类同步时序逻辑电路:电路中所有触发器状态的变化都在同一时钟信号的同一边沿发生。异步时序逻辑电路:不满足同步时序逻辑电路的条件。?不在同一时钟边沿翻转; ?没有时钟信号。?按输出信号的特点分可分为:米利型:输出信号与电路的状态和输入变量都有关。穆尔型:输出信号只取决于电路的状态。(电路可能没有输入信号)。?按电路中触发器的动作特点可分为: 同步时序逻辑电路; 异步时序逻辑电路。米利型( Mealy )和穆尔型( Moore )两种。 4 五、本章重点?时序电路的分析; ?时序电路的设计; ?常用电路。包括同步和异步时序电路,以同步电路为重点只要求同步电路的设计;包括计数器和串行数据检测器包括寄存器和计数器【题 】,【题 】,【题 】,实验四电路设计; 【加】用 JK 触发器设计 7进制加法计数器。 5 第二节同步时序电路的分析方法(Synchronous) 例1:分析七进制递增计数器。要求: 解: 分析:必须求出三组方程: 输出方程、驱动方程、状态方程。第1步:求驱动方程和输出方程 J 1 = Q 3Q 2K 1 = 1 J 2 = Q 1 K 2 = Q 1 Q 3J 3 = Q 2Q 1K 3 = Q 2驱动方程输出方程: Y = Q 3Q 2 逻辑图逻辑功能 6 第2步:求状态方程方法:将驱动方程代入所用触发器的特性方程。 Q n+1 =J Q n + K Q n QQQQ nnnn123 11???省略表示原状态的 n:QQQQ n123 11???QQQQQQ n23121 12?????QQQQQQ n32321 13?????为了更直观的描述时序电路的功能,还要引进新的描述方法。如:状态转换表、状态转换图、时序图(波形图)。 J 1 = Q 3Q 2K 1 = 1 J 2 = Q 1 K 2 = Q 1 Q 3J 3 = Q 2Q 1K 3 = Q 27 23121 12QQQQQQ n?????第3步:求状态转换表第4步: 求状态转换图有时还要画电路的工作波形图, 也叫时序图。 X QQQQ n123 11???QQQQQQ n32321 13?????注意 Q端顺序和 X,Y 的标法 8 第5步: 求时序图 9 例2:分析图示有输入信号的时序电路: 第1步:驱动方程、输出方程第3步:状态转换表解: 第2步:状态方程可称为次态卡诺图 10 分析:这是一个可控计数器。当 A=0 时,是加法计数器, 其状态由 00递增到 11, 再从 00开始;当 A=1 时,是减法计数器, 其状态由 11递减到 00, 再从 11开始。第四步:状态转换图