文档介绍：半导体表面态
汇报人： 朱赫 导师：钱凯
主要内容
半导体表面的定义
01
金属和半导体接触
02
异质结
04
要区别:
1）肖特基势垒二极管越过势垒的电流是多数载流子电流，不象p-n的少子注入电流那样存在电荷存储效应。因此肖特基势垒二极管的高频特性优于p-n结二极管。
2）对于相同的势垒高度，肖特基二极管的J或J-要比p-n结的反向饱和电流J大得多。换言之，对干同样的使用电流，当特基势率二极管将有较低的正向导通电压，。
当特基势牟二极管的应用:在高速集成电路，微波技术等领域都有很多重要应用。此外还能制作金属-半导体雪崩二极管、当特基势牟栅场效应晶体管等。
半导体表面
—Si/SiO2系统
理想半导体表面
所谓理想的半导体表面，是指原子完全有规则的排列，且终止于同一平面上。但显而易见的是由于表面处晶格原子排列的终止，表面处砨原子存在不饱和共价键，被称为悬挂健。一般地，一个悬挂健对应一个电子状态，将其称为表面态
表面态的分类：
表面态能够与体内交换电子和空穴；通常将空态时呈中性，而电子占据后带负电的表面态称之为受主型表面态，将空态时带正电，而电子占据后电中性的表面态称之为施主型表面态
半导体表面
—Si/SiO2系统
半导体表面
—Si/SiO2系统
半导体表面
—Si/SiO2系统
二氧化硅层中的可动离子包括：
Na K H离子
由于钠离子在一般环境气氛中广泛存在，可以来源于化学试剂和各种沾污
一般二氧化硅中钠离子的浓度为1012cm-2以上
可动离子在二氧化硅中的扩散系数和迁移率都很大，受到电场和温度的作用能够在二氧化硅中漂移，对器件性能影响显著，是一种重要的离子沾污来源。
二氧化硅层中的固定表面电荷
由于界面附近存在过剩硅离子，存在表面固定正电荷，他一般位于界面20纳米以内，并且不容易漂移
固定电荷密度与氧化层厚度、杂质类型、杂质浓度、表面电势等因素无关，一般不能充放电，不能与硅交换电荷
固定电荷密度与氧化工艺条件和退火条件以及硅单晶的晶面有显著关系
半导体表面
—Si/SiO2系统
硅二氧化硅界面处的界面态
界面处硅晶格中断，使得硅二氧化硅界面硅禁带中存在许多准连续的表面电子能级
硅二氧化硅界面处的界面态可以迅速从半导体的导带和价带中俘获载流子或者向导带和价带中激发载流子
界面态分施主型和受主型两种
二氧化硅层中的陷阱电荷
由于x射线，γ射线或电子射线的辐射，在二氧化硅中激发产生自由移动的电子和空穴，如果同时存在电场，除复合作用外，电子在二氧化硅中运动至二氧化硅外表面，又界面处向硅中移动，而空穴由于移动困难，被二氧化硅中的原有陷阱捕获，从而在二氧化硅中留下正的空间电荷
这种由辐射电离引起的电荷由退火工艺予以消除
半导体表面
—Si/SiO2系统
半导体异质结
什么是异质结？
一些化合物的禁带宽度和晶格常数
半导体异质结
异质结的分类
根据两种半导体单晶导电材料的导电类型，异质结又分为以下两类：
：指导电类型相反的两种不同半导体单晶材料所形成的异质结
：指导电类型相同的两种半导体单晶材料所形成的异质结
异质结又可以分为突变异质结和缓变异质结两种
如果从一种半导体材料向另一种半导体材料的过渡只发生在几个原子的范围内，称为突变异质结；如果发生在几个扩散长度范围内，则称为缓变异质结。
半导体异质结
异质结的形成
三元合金禁带宽度和晶格常数
原则：晶格匹配越好，界面态密度越低
异质结形成条件：
满足禁带宽度的要求选择晶格失配小的材料
晶格失配较大会形成如图所示的缺陷
半导体异质结
异质结的形成
异质结形成之前的平衡能带图
异质结形成之后的平衡能带图
特点:在异质结界面处会出现能带的弯曲，发生导带和价带的不连续
半导体异质结
异质结的形成
异质结中的晶格匹配
形成理想的异质结，要求两种半导体材料在晶体结构上应尽量相近或相同，晶格常数应尽量匹配。以前的异质结都是由晶体结构相同的半导体材料构成的(如GaAlAs/GaAs、InGaAsPInP都是具有闪锌矿结构)。近年来由于光电子集成(OEIC)技术的迫切需要，并考虑到硅是一种常用来制造微电子学器件且制造与加工工艺均成熟的材料，因此在价格便宜的硅基体上用MBE和MOCVD技术生长GaAs而构成异质结的技术正不断发展。
半导体异质结
异质结的应用
异质结在发光二极管中的作用
光电信息领域使用的LED和半导体激光器一样，也是采用多层异质结钩，其作用同样是载流子限制、光子限制和减少内部损耗。在表面发射LED中，还可以在靠近有源区的表面生长一个能透