文档介绍：.
一、实验目的
1、熟悉中规模集成计数器的功能及使用方法。
2、掌握时序逻辑部件功能的测试方法。
3、能熟练地用中规模集成计数器设计时序电路。
二、实验仪器及材料
数字逻辑电路实验箱和扩展板、双踪数据输入端，MR为清零端，Q。、Qi、Q2、Q3为计数器输出端。芯片74LS192功能见表2-10-1。
.&
当MR清零端为高电平“1”时，计数器输出被直接清零（称为异步清零），当执行其他功能时，MR应为低电平。当MR为低电平、置数端LD为低电平时，数据直接从置数端P。、P〔、P2、P3输入计数器。当MR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端的CPd接高电平，计数脉冲由加计数端CPu输入，在计数脉冲上升沿进行8421编码的十进制加法计数。在执行减计数时，加计数端的CPu接高电平，计数脉冲由减计数端的CPd输入，在计数脉冲上升沿进行8421编码的十进制减法计数。表2-10-174LS192+进制加、减计数功能表
输
入
输
出
MR
LD
CPu
CPd
P3
P2
P1
P0
Q3
Q2
Q1
Q0
1
X
X
X
X
X
X
X
0
0
0
0
0
0
X
X
d
c
b
a
d
c
b
a
0
1
1
x
X
X
X
加计数
0
1
1
X
X
X
X
减计数
3、可预置的4位二进制同步计数器74LS161
可预置的4位二进制同步计数器74LS161具有并行预置数据、清零、置数，计数和保持功能，并且有进位输出端，可以串接计数器使用。，功能见表2-10-2。
从功能表2-10-2中可知，该计数器具有信号清零亦端，信号使能端PE、TE,信号置数端LD,时钟信号端CP,四个数据输险&&每00空一3
而Q月R娅
T一一一一一一一
—g——10—11一—13——14—150—16
入端P〔、P2、P3、P4,数据输出端Qi、Q2、Q3、Q4以及进位输出端C。。
表2-10-274LS161同步计数器的功能表
清零
预置
使能
时钟
预置数据输入
输出
MR
LD
PE
TE
CP
P1
P2
P3
P4
Qi
Q2
Q3
Q4
0
X
X
X
X
X
X
X
X
0
0
0
0
1
0
X
X
A
B
C
D
A
B
C
D
1
1
0
X
X
X
X
X
X
保持
1
1
X
0
X
X
X
X
X
保持
1
1
1
1
X
X
X
X
计数
4、计数器的级联使用
一位十进制计数器只能表示0〜9十个数。为了扩大计数器范围，常用几个十进制计数器级联使用。同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号来驱动下一级计数器。
同步十进制可逆计数器芯片74LS192,利用进位输出控制高一位的加计数端构成的加数级联连接电路，。
5、实现任意进制计数
（1）用复位法获得任意进制计数器