文档介绍：演讲稿之演讲比赛计时软件
演讲比赛计时软件
【篇一：演讲比赛计时器】
程设 课程名称 数字电子技术课题名称 篮球竞赛计时系统 专 业 自动化班 级0701
学 号姓 名 胡吉全指导教师 郭照南2010 年q1=1（开关置于启动位置）时，秒cp可加进秒计数器；q1=0（开关置于暂停位置）时，秒cp被封锁；cp为固定“1”，则秒停走。 q2=0（半/
全场时间未到）时可走秒；
q2=1（半/全场时间到）时停走秒。③清零电路
若选用加法计时，则当计到全场40分钟后，要继续开始新的一场比赛，必须清零。 开
机时要求清零，可选用rc电路来实现。④半/全场时间到音响提示电路◆音频振荡器
音频振荡信号vs可为正弦波或矩形波，一般800~1000hz，可选用多种方案实现，如rc
环形振荡器、自激对称多谐振荡器、555集成定时器构成的振荡器等。 ◆音响控制电路
用ttl的功率门或oc门可以直接驱动小功率喇叭发声。cp是周期1s的矩形波，则会产
生响一下停一下，响停共一秒的声音。 ◆半/全场时间到控制
计时器若为加法，则半场时间到及全场时间到（20/40分）时，正好qa（分十位的最 低位）产生下降沿，可利用此下降沿控制触发器置1，则可令q2=1。 计时器若为减法，则应先给计时器置数40分，再作减法，当减到20分时半场到，减到
0分时全场到，如何令q2=1请自行考虑。 按钮开关k打到暂停位置可以使q2恢复为0，停止音响提示。
计数器功能是用两个加法计数器组成，实现从0秒递减到59秒，该计数器可以由两块
msi计数器构成，一块十进制，一块六进制，组合起来就构成六十进制计数器，这里用的是
两片74hc192d；分计数也是用两片74hc192d构成的加法计数器，实现从0减到40分。
三 单元电路的设计
1. 译码显示电路
秒计数器、分计数器的计数分别输送给各自的显示译码器74ls48n，在数送给各自的数
码管，显示出分、秒的计时。电路如图3所示为计数、译码显示电路。
2. 秒信号电路
它是数字电子钟的核心部分，
出的脉冲经过整形、分频获得1hz的秒脉冲。 。 多谐振荡器与分频电路为计数器提供计数脉冲和为计数器提供校时脉冲。f=(rw+2r)c
信号经过cd4013组成的分频器，进行2分频，输出1hz的秒脉冲为计数器的计数脉冲。 用
555定时器构成多谐振荡器：用555定时器构成多谐振荡器电路如图(a)所示。电路没有稳态,只有两个暂稳态,也不需
要外加触发信号,利用电源vcc通过r1和r2向电容器c充电,使uc逐渐升高,升到2vcc/3
时,uo跳变到低电平,放电端d导通,这时,电容器c通过电阻r2和d端放电,使uc下降,降到
vcc/3时,uo跳变到高电平,d端截止,电源vcc又通过r1和r2向电容器c充电。如此循环,
振荡不停, 电容器c在vcc/3和2vcc/3之间充电和放电,输出连续的矩形脉冲,其波形如图(b)
所示。 输出信号uo的脉宽tw1、tw2、周期t的计算公式如下: tw1＝(r1＋r2)c
tw2＝
t＝tw1＋tw2＝(r1＋2r2)
3. 计数电路
计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还
常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。 74ls192 为可预置的十进制同步加/减计数器（双时钟），其清除端是异步的。当清除端
（mr）为高电平时，不管时钟端（cpd、cpu）状态如何，即可完成清除功能；预置是异步的，
当置入控制端（pl）为低电平时，不管时钟cp的状态如何，输出端（q0～q3）即可预置成与
数据输入端（p0～p3）相一致的状态；计数是同步的，靠cpd、cpu同时加在4个触发器上而
实现。在cpd、cpu上升沿作用下q0～q3 同时变化，从而消除了异步计数器中出现的计数尖
峰。当进行加计数或减计数时可分别利用cpd或cpu，此时另一个时钟应为高电平。 当计数
上溢出时，进位输出端（tcu）输出一个低电平脉冲，其宽度为cpu低电平部分的低电平脉冲；
当计数下溢出时，错位输出端（tcd）输出一个低电平脉冲，其宽度为cpd低电平部分的低电
平脉冲。 当把tcd和tcu分别连接后一级的cpd、cpu，即可进行级联。
4. 校时电路
在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。置开关在手动位置，