文档介绍：目录
第1章计算机系统知识4
计算机结构4
计算机组成（运算器、控制器、存储器、原码、反码、补码）4
指令系统（指令、寻址方式、CSIC、RISC）6
多处理器（耦合系统、阵列处理机、双机系统、同步）9
存储合进行数字加减运算的数字编码是（1），最适合表示浮点数阶码的数字编码是（2）
    (1)A．原码    B．反码    C补码    D．移码
    (2)A．原码  B．反码    C补码    D．移码
● （1） 不属于计算机控制器中的部件。
（1）A．指令寄存器IR B．程序计数器PC
C．算术逻辑单元ALU D．程序状态字寄存器PSW
试题解析：
ALU 属于运算器，不属于控制器。
答案：C
● 在CPU 与主存之间设置高速缓冲存储器Cache，其目的是为了 （2） 。
（2）A．扩大主存的存储容量 B．提高CPU 对主存的访问效率
C．既扩大主存容量又提高存取速度 D．提高外存储器的速度
试题解析：
Cache 是不具有扩大主存容量功能的，更不可能提高外存的访问速度。但Cache 的访
问速度是在CPU 和内存之间，可以提高CPU 对内存的访问效率。
答案：B
● 计算机在进行浮点数的相加（减）运算之前先进行对阶操作，若x 的阶码大于y 的
阶码，则应将 （2） 。
（2）A．x 的阶码缩小至与y 的阶码相同，且使x 的尾数部分进行算术左移。
B．x 的阶码缩小至与y 的阶码相同，且使x 的尾数部分进行算术右移。
C．y 的阶码扩大至与x 的阶码相同，且使y 的尾数部分进行算术左移。
D．y 的阶码扩大至与x 的阶码相同，且使y 的尾数部分进行算术右移。
试题解析：
为了减少误差（保持精度），要将阶码值小的数的尾数右移。
答案：D
● 在CPU 中， （3） 可用于传送和暂存用户数据，为ALU 执行算术逻辑运算提
供工作区。
（3）A．程序计数器 B．累加寄存器 C．程序状态寄存器 D．地址寄存器
试题解析：
为了保证程序(在操作系统中理解为进程)能够连续地执行下去，CPU 必须具有某些手段
来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为指令计数器。
在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入PC，
因此程序计数器（PC）的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU
全国计算机技术与软件专业技术资格（水平）考试历年试题
244
将自动修改PC 的内容，即每执行一条指令PC 增加一个量，这个量等于指令所含的字节数，
以便使其保持的总是将要执行的下一条指令的地址。
状态寄存器：用来标识协处理器中指令执行情况的，它相当于CPU 中的标志位寄存器。
累加寄存器：主要用来保存操作数和运算结果等信息，从而节省读取操作数所需占用总
线和访问存储器的时间。
地址寄存器：可作为存储器指针。
答案：B
● 关于在I/O 设备与主机间交换数据的叙述， （4） 是错误的。
（4）A．中断方式下，CPU 需要执行程序来实现数据传送任务。
B．中断方式和DMA 方式下，CPU 与I/O 设备都可同步工作。
C．中断方式和DMA 方式中，快速I/O 设备更适合采用中断方式传递数据。
D．若同时接到DMA 请求和中断请求，CPU 优先响应DMA 请求。
试题解析：
快速 I/O 设备处理的数据量比较大，更适合采用DMA 方式传递数据。
答案：C
● Cache 用于存放主存数据的部分拷贝，主存单元地址与Cache 单元地址之间的转换
方式由 （5） 完成。
（5）A．硬件 B．软件 C．用户 D．程序员
试题解析：
当然是硬件啦。
答案：A
● （1） 是指按内容访问的存储器。
（1）A．虚拟存储器 B．相联存储器
C．高速缓存（Cache） D．随机访问存储器
试题解析：
相联存储器（associative memory）也称为按内容访问存储器（content addressed
memory），是一种不根据地址而是根据存储内容来进行存取的存储器。
参考答案：B
● 处理机主要由处理器、存储器和总线组成。总线包括 （2） 。
（2）A．数据总线、地址总线、控制总线 B．并行总线、串行总线、逻辑总线
C．单工总线、双工总线、外部总线 D．逻辑总线、物理总线、内部总线
试题解析：
全国计算机技术与软件专业技术资格（水平）考试历年试题
276
常识。
参考答案：A
● 计算机中常采用原码、反码、补码和移码表示数据，其中，±0 编码相同的是 （3） 。
（3）A．原码和补码 B．反码和补码 C．补码