数字电子电路课件.ppt

文档介绍：数字电子电路课件
现在学****的是第1页，共78页
第 2 讲  主要内容
一、加法器
二、数值比较器
三、编码器
四、译码器
五、数据选择器
六、分配器
现在学****的是第2页，共78页
一、加法器
1、1位加法器
B1
B0
74283
S3
S2
S1
S0
S7
S6
S5
S4
CO
“0”
A7
A4
A3
A0
B3
B0
B7
B4
现在学****的是第14页，共78页
3、集成加法器
(2) 集成加法器的应用
② 实现BCD码加法（以4位二进制为例）
BCD码：大于9或有进位时“加6修正”
设C为修正信号，则
C = C3+Cs>9
而Cs>9的卡诺图如右图所示：
1
1
10
1
1
1
1
11
01
00
10
11
01
00
S3S2
S1S0
化简可得：
Cs>9 = S3S2+S3S1
所以
C = C3+ S3S2+S3S1
现在学****的是第15页，共78页
② 实现BCD码加法
修正信号：
C = C3+ S3S2+S3S1
电路示意：
（一片求和，一片
修正）
S3
S2
S1
S0
C3
C-1
A3
A2
A1
A0
B3
B2
B1
B0
74283
S3
S2
S1
S0
C3
C-1
A3
A2
A1
A0
B3
B2
B1
B0
74283
&
&
≥1
S3
S2
S1
S0
C
0
0
0
A3
A2
A1
A0
B3
B2
B1
B0
说明：
C=1时，0110加到修正片输入端；同时C作为一位8421码加法器的进位信号。
现在学****的是第16页，共78页
课堂练****P225 题3-2
解：
Y1 = (AB)C = ABC
Y2 = AB+(AB)C
Y3 = ABC
Y4 = AB+(AB)C
所以，(a)、(b)均为全加器。
现在学****的是第17页，共78页
第 2 讲  主要内容
一、加法器
二、数值比较器
三、编码器
四、译码器
五、数据选择器
六、分配器
现在学****的是第18页，共78页
二、数值比较器
数值比较器：对两个位数相同的二进制整数进行数值比较，判定其大小关系。
1、1位数值比较器
2、4位数值比较器
3、级联扩展
现在学****的是第19页，共78页
1、1位数值比较器
比较两个1位二进制数A、B，结果有三种情况：A>B，A=B，A<B。分别用L、G、M表示。
A
B
L
G
M
0
0
0
1
0
0
1
0
0
1
1
0
1
0
0
1
1
0
1
0
(2)表达式
(1)真值表
现在学****的是第20页，共78页
1、1位数值比较器
(3) 电路
1
&
&
1
≥1
A
B
M
G
L
现在学****的是第21页，共78页
2、4位数值比较器
多位比较原理
先比较最高位，在高位相等的条件下取决于低位的比较结果。
(2) 逻辑表达式 (注意表达式的意义)
(3) 电路实现(略，参看P158)
现在学****的是第22页，共78页
2、4位数值比较器
(4) 逻辑符号
FA<B
0
1
2
3
0
1
2
3
<
=
>
P
Q
P<Q
P=Q
P>Q
COMP
A<B
A=B
A>B
A0
A1
A2
A3
B0
B1
B2
B3
FA=B
FA>B
A3~A0，B3~B0是两个相比较的4位二进制数；
A<B, A=B, A>B是三个级联输入端；
FA<B, FA=B, FA>B为比较结果输出端。
注：A<B, A=B, A>B三个级联输入端的优先级低，当P=Q 时，输出结果才取决于它们
现在学****的是第23页，共78页
2、4位数值比较器
(5) 常见集成数值比较器
TTL：7485，74LS85
CMOS：C663，CC14585 ，74HC85
图 7485逻辑引脚图
现在学****的是第24页，共78页
3、级联扩展（以7485系列为例）
(1) 串联扩展
组成8位数值比较器：
0
1
2
3
0
1
2
3
<
=
>
P
Q
P<Q
P=Q
P>Q
COMP
0