文档介绍：电路元器件命名标准及布线标准
2
元器件命名标准：注意区分大小写
电阻：R？阻值：10R，10k，10M
电容：C? 容值：1pF，1nF，1uF，如果属于有极性电容，需在原理图与PCB图上标注正极性标号7mm；贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB，压接的接插件周围5mm内不能有插装元、器件，在焊接面其周围5mm内也不能有贴装元、器件。
IC去耦电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。
元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。
用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。
串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。
匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。
布线阶段
确认板上的关键网络，如电源、时钟、高速总线等，了解其布线要求
7
布线时关键信号线优先：模拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线
密度优先原那么：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线。
尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大平安间距等方法。保证信号质量。
电源层和地层之间的EMC环境较差，应防止布置对干扰敏感的信号。
有阻抗控制要求的网络应布置在阻抗控制层上。
在PCB的右下角标注PCB的版本号，版本命名的原那么：隶属工程代号+电路功能+版本，如ES6981 dds
布线相关考前须知：
地线回路规那么：
环路最小规那么：即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规那么，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将留下的局部用参考地填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。
窜扰控制
串扰〔CrossTalk)：指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是：
1〕加大平行布线的间距，遵循3W规那么。
8
2〕在平行线间插入接地的隔离线。
3〕减小布线层与地平面的距离。
屏蔽保护
对应地线回路规那么，实际上也是为了尽量减小信号的回路面积，多见于一些比拟重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。
走线的方向控制规那么：
即相邻层的走线方向成正交结构。防止将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制〔如某些背板〕难以防止出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。
走线的开环检查规那么：
9
一般不允许出现一端浮空的布线〔Dangling Line)，测试点除外。主要是为了防止产生"天线效应"，减少不必要的干扰辐射和接受，否那么可能带来不可预知的结果。
阻抗匹配检查规那么：
同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量防止这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法防止线宽的变化，应该尽量减少中间不一致局部的有效长度。
走线终结网络规那么：
10
在高速数字电路中，当PCB布线的延迟时间大于信号上升时间〔或下降时间〕的1/4时，该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法，所选择的匹配方法与网络的连接方式和布线的拓朴结构有关。
A. 对于点对点〔一个输出对应一个输入〕连接，可以选择始端串联匹配或终端并联匹配。前者结构简单，本钱低，但延迟较大。后者匹配效果好，但结构复杂，本钱较高。
B. 对于点对多点〔一个输出对应多个输出〕连接，当网络的拓朴结构为菊花链时，应选择终端并联匹配。当网络为星型结构时，可以参考点对点结构。
星形和菊花链为两种根本的拓扑结构, 其他结构可看成