文档介绍：电子科技
Electronic Science and Technology
ISSN 1007-7820,CN 61-1291/TN
微电子设计研究所,安徽 合肥 230601)
摘要：针对极化码 SC 译码器存在的高延时、低吞吐率、低资源效率等问题，文中提出了一种高性能 SC 译码器
硬件架构。通过剪枝冻结比特结点的方式化简 SC 译码二叉树，设计跨周期的 PE 单元存储模块，并 在译码最后一
个阶段利用 2b-SC 算法，保证译码器具有较低的延时和较高的吞吐率。采用资源复用的方法，提高译码器资源效
率。测试结果表明，文中所提出的译码器周期为 330，吞吐率为 Mbit·s -1，资源效率为 Mbit·s -1·kGE-1。
与其他 SC 译码器的对比试验表明，该高性能 SC 译码器的延时、吞吐率、资源效率均得到有效改善。此外，译
码器的功耗较低，应用前景良好。
关键词：极化码;串行抵消;延时;功耗;吞吐率;资源效率;资源复用;专用集成电路
中图分类号：TN47 文献标识码：A
Design of a High-Performance SC Decoder for Polar Codes
WANG Xiaolei,DAI Wujun,DU Gaoming,LI Zhenmin,ZHANG Duoli
(Institute of VLSI Design,Hefei University of Technology,Hefei 230601,China)
Abstract: In view of high latency, low throughput and low area efficiency of polar code SC decoder, a high-performance
hardware architecture of SC decoder is proposed. The decoder becomes low-latency and high-throughput by pruning frozen
bit nodes to simplify the SC de