文档介绍：FPGA应用技术基础教程
刘岚黄秋元陈适编著
电子工业出版社
本课件在office 2003下制作
第1章 FPGA概述
z重点
FPGA的基本工作原理
FPGA的芯片结构
IP核简介
FPGA常见技术
z FPGA——Field Programmable Gate Array
现场可编程门阵列
z FPGA——属于专用集成电路芯片 ASIC
FPGA市场占有率最高的两大公司Xilinx和Altera
Xilinx的FPGA产品主要分为两大类:
(1)侧重于低成本应用、容量中等、性能可以满足一般逻辑设
计要求的Spartan系列
(2)侧重于高性能应用、容量大、性能可满足各类高端应用的
Virtex系列
FPGA的基本工作原理
z查找表(Look-Up-Table)结构
查找表(Look-Up-Table)简称为LUT,LUT本
质上就是一个RAM。
目前FPGA中多使用4输入的LUT,所以每一
个LUT可以看成是一个有4位地址线的RAM。当用
户通过原理图或HDL语言描述一个逻辑电路以后,
PLD/FPGA开发软件会自动计算逻辑电路的所有可
能结果,并把真值表(即结果)写入RAM,这样,每
输入一个信号进行逻辑运算就等于输入一个地址去
进行查表,找出地址对应的内容,然后输出即可。
FPGA的芯片结构
芯片组成
主要有可编程输入/输出单元、基本可编程逻辑单
元、内嵌SRAM、布线资源、底层嵌入功能单元和
内嵌专用单元等。
(IOB)
IOB单元是芯片与外界电路的接口部分,可
完成不同电气特性下对输入/输出信号的驱动
与匹配要求.
FPGA的IOB被划分为若干个组(Bank),每个Bank的接口
O决定,一个Bank只能有一种
VCCO,O可以不同。只有相同电气标
准的端口才能连接在一起,O电压相同是接口标
准的基本条件。
典型的IOB内部结构示意图
(CLB)
CLB是FPGA内的基本逻辑单元.
CLB的实际数量和特性会依据器件的不同而不同,但是每
个CLB都包含一个可配置开关矩阵,此矩阵由选型电路(多
路复用器等)、触发器和4或6个输入组成。
典型的CLB结
构示意图
3. 数字时钟管理模块(DCM)
Xilinx推出的FPGA可提供数字时钟管理和
相位环路锁定。
DCM的主要优点在于:
①可实现零时钟偏移(Skew),消除时钟分配延
迟,并实现时钟闭环控制。
②时钟可以映射到PCB上用于同步外部芯片,这
样就减少了对外部芯片的要求,而将芯片内外的
时钟控制一体化,以利于系统设计。
DCM模块的关键参数:输入时钟频率范围、输出
时钟频率范围和输入/输出时钟允许抖动范围等。