文档介绍：FPGA 实验指导书-1- 实验一 DE 2 的顶层默认程序这个实验为用户提供连接分配和顶层 Verilog 模块,这个模块也是这本手册所有其他实验的基础性模块。这个实验产生的编程文件是 DE2 开发板在出货时作为默认载入开发板的编程文件。本实验将介绍如何编译工程并把生成的编程文件下载到 DE2 开发板中。启动开发板( 1)将 USB 线和电源连接到 DE2 板上。( 2)按下电源开关,这时电源指示灯会被点亮。( 3)你将看到以下现象: ?所有的 LED 灯都闪烁。?所有七段数码管从 0到 F循环显示。?液晶屏显示“ e to the Altera DE2 Board ”。?在 VGA 显示器上显示欢迎信息。?将开关 SW17 置 OFF ,从 LINEOUT 插座输出 1khz 正弦波的声音;将开关 SW1 7 置 ON 并将一个 MP3 播放器的输出接到 DE2 板的 LINE — IN端口, 可从耳机里听到 MP3 播放的音乐。?若将麦克风接到 DE2 板的 MIC 端口上,这样用户的声音可与 MP3 播放器混合。 Cyclone II 中的顶层 verilog 模块这部分将介绍一个 Quartus II 工程中所需要的所有组件。它将让你了解如何使用 Quartus II将代码转换成数据流下载的整个设计流程。按照以下步骤进行: (1)打开 Quartus II软件。(2)点击 File → Open Project ,如图 。图 打开 Quartus II 工程的菜单 FPGA 实验指导书-2- (3)在 D: \DE2_Default 目录下选中 DE2_Default .qpf 工程文件打开。(4)在“ Project Navigator ”工程导航区可查看该工程的层次、包含的所有文件、设计单元等信息。其中“ File ”下列出了整个工程包含的所有文件。双击顶层设计文件 DE2_Default .v ,可以看到文件的内容和 I/O 口的声明。在对每个引脚声明时加上了详细的注释,以便用户更好的明白每个引脚的功能。如图 所示。编译设计(1) 使用 Processing → pilation 菜单或者单击快捷工具条中的工具按钮运行编译器。编译过程分多个步骤完成,编译过程中各步骤的进程在“ Status ”状态区显示。若编译过程中没有错误出现,会弹出一个编译成功的提示框。编译过程中出现的提示信息会在“ Messages ”信息区出现。若编译过程中有错误出现,编译会自动终止,并在“ Messages ”信息区显示错误信息,每一个错误都有单独的一个错误信息提示。双击消息框中的错误信息提示, Quartus II会自动定位错误的位置。(2) 编译结束后, Quartus II pilation Report 窗口。该报告显示设计所用的逻辑单元及引脚等信息。可以通过窗口左侧的层次结构查看各部分的详细报告。(3) 编译结束后生成了可以对 FPGA 文件。(可返回工程存放目录进行查看) FPGA 实验指导书-3- FPGA 实验指导书-4- FPGA 实验指导书-5- FPGA 实验指导书-6- 图 文件的内容——所有顶层引脚的说明 FPGA 实验指导书-7- 下载数据流(编程与配置 FPGA ) DE2 板上内嵌了 USB Blaster 下载组件, 可以通过一条 USB 连接线将 DE2 板与电脑相连,通过两种模式配置 FPGA , 不同的配置模式选择不同的配置文件。一种是 JTAG 模式, 文件配置 FPGA ,但掉电后, FPGA 中的配置内容会丢失,再次上电需要用电脑对 FPG A重新配置;另一种模式是AS模式, f文件对 DE 2 板上的串行配置器件 EPCS1 6 进行编程,平台上电后, EPCS16 自动配置 FPGA 。通过 DE2 板上的 SW19 (如图 所示) 选择配置模式, SW19 置于 RUN 位置,即选择 JTAG 模式配置; SW19 置于 PROG 位置, 则选择 AS 模式对 EPCS16 进行编程。图 开关 SW19 用 JTAG 模式配置 FPGA 的步骤如下: (1)在电源关闭的情况下,将 SW19 置于 RUN 。(2)打开 DE2 的电源。( 3)在 Quartus II中用 Tools → Programme r 菜单或快捷工具条中的工具按钮打开如图 所示的窗口,此时默认配置方式为 JTAG 模式。(4) 若显示没有硬件,则单击 Hardware Setup …按钮,打开硬件设置窗口,如图 所示。(5)双击 USB Blaster