文档介绍：天津职业技术师范大学电子工程学院
DSP技术
Digital Signal Processor
数字信号处理器
于万霞
1
编辑课件
第二章 DSP硬件结构
在上一章中。。。
3
编辑课件
TMSES
TMS320VC5421
256K
6
YES
TMS320VC5441
640K
12
4
芯片
片内存储器
RAM
ROM
片内外设
串口
定时器
HPI
15
编辑课件
二、C54X的内部总线结构
程序总线（PB）
数据总线（CB、DB和EB）
地址总线（PAB、CAB、DAB和EAB）
程序总线（PB）传送从程序存储器来的指令代码和立即数。
三组数据总线（CB，DB和EB）。CB和DB总线传送从数据存储器读出的操作数。EB总线传送写入到存储器中的数据。
四组地址总线（PAB，CAB，DAB和EAB）传送执行指令所需要的地址。
17
编辑课件
读/写方式
地址总线
程序总线
数据总线
PAB
CAB
DAB
EAB
PB
CB
DB
EB
程序读
△
△
程序写
△
△
单数据读
△
△
双数据读
△
△
△
△
长数据(32位)读
△（hw）
△（lw）
△(hw)
△（lw）
单数据写
△
△
数据读/数据写
△
△
△
△
双数据读/系数读
△
△
△
△
△
△
外设读
△
△
外设写
△
△
18
编辑课件
40位算术逻辑运算单元（ALU）
2个40位累加器A和B
移位-16～31位的桶形移位寄存器
乘法器/加法器单元
比较和选择及存储单元（CSSU）
指数编码器
CPU状态和控制寄存器
包
括
三、C54x芯片的CPU结构
19
编辑课件
20
编辑课件
TMS320C54x内部硬件框图
21
编辑课件
作用
结构与位置
Ａ和Ｂ的异同
要
点
1. 累加器A和B
22
编辑课件
23
编辑课件
累加器作用：存放从ALU或乘法器/加法器单元输出的数据，累加器也能输出到ALU或乘法器/加法器中。
累加器A和B的唯一区别是AH可以用作乘法器的一个输入，使用MPYA指令。
可以使用STH、STL、STLM、SACCD等指令将累加器的值存放到数据存储器中。
24
编辑课件
保护位
39～ 32
高阶位
31～ 16
BG
BH
BL
低阶位
15～ 0
AG
AH
AL
累加器A
累加器B
8
9
D
O页存储器
25
编辑课件
【例】累加器A=FF 0123 4567H，执行带移位的STH和STL指令后，求暂存器T和A的内容。
STH A， 8， T ; A的内容左移8位，AH存入T
F F 0 1 2 3 4 5 6 7
A
AG AH AL
移位
寄存器
T
F F 0 1 2 3 4 5 6 7
0 1
2 3
4 5
6 7
0 0
2 3 4 5
T = 2345H，
A=FF 0123 4567H
STH A，-8， T ; A的内容右移8位，AH存入T
F F 0 1 2 3 4 5 6 7
4 5
2 3
0 1
F F
F F
F F 0 1
T = FF01H，
A=FF 0123 4567H
STL A，8， T ; A的内容左移8位，AL存入T
F F 0 1 2 3 4 5 6 7
0 1
2 3
4 5
6 7
0 0
6 7 0 0
T = 6700H，
A=FF 0123 4567H
STL A，-8， T ; A的内容右移8位，AL存入T
F F 0 1 2 3 4 5 6 7
4 5
2 3
0 1
F F
F F
2 3 4 5
T = 2345H，
A=FF 0123 4567H
26
编辑课件
ALU如何获取数据
ALU输出送往何方
溢出怎么办
进位位的作用
什么是双16位算术运算
要
点
2. 算术逻辑运算单元 (ALU)
27
编辑课件
28
编辑课件