文档介绍：: .
山东建筑大学
课程设计说明书
题
目：
基于ARM的输入输出显示系统
课
程：
嵌入对复杂，但功能更完善的电路。该电路主要完成系统的上电复位和系统运行时用户的按键复位功能，有助丁用户调试程序。复位电路如图所示。
1、FLASH:
目前市面上主要有两种类型的FLASH®片，即NORFlash和NANEFlash。Intel公司1988年提出了NORFlash芯片技术，NORFlash接口简单，使用独立的地址和数据线，具有快速的随机访问速度，但由丁其结构限制，通常在小容量时才肯有明显的成本优势，嵌入式系统中通常使用NORFlash来存储容量较小的程序的启动代码。
本平台使用SST39VF160Flash存储器，SST39VF16（M16M位的Flash存储器。〜，采用48脚TSOFW装或48脚FBGA寸装，16位数据宽度，可以以8位（字节模式）或16位（字模式）数据宽度的方式工作。SST39VF16阪需3V电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器写入标准的命令序列，可对Flash进行编程、整片擦除、按扇区擦除以及其它操作。本设计中与FLASH!
接的引脚为ADDR[210]、XDATA[310]、nRCSOnOEnWBEOnRESFTFlash存储器在系统中通常用丁存放程序代码，系统上电或复位后从此获取指令并开始执行，因此，应将存有程序代码的Flash存储器配置到ROM/SRAM/FlashBank。即将S3C4510B的nRCS<0>（Pin75）®至SST39VF160勺CE螺。注意，此时应将S3C4510B勺B0SIZE[1:0]置为“10”，选择ROM/SRAM/FlashBank%16位工作方式。
2、SDRAM:
系统设计中S3C4510B与SDRAM连接的引脚为ADDR[21:0]、XDATA[31:0]、nSDCSOnDWE、nSDRAS、nSDCAS、nWBE0、nWBEI、SDCLK、CKE。S3C4510B支持16位或32位的SDRAM。在S3C4510B中，可以通过寄存器设置，改变任一存储器组在编址空间里的地址映射。SDRAM是非线性结构的存储器，通过行、列地址寻址，内部采用组加阵列的寻址方式寻址。
SDRAM与SDROM
FLASH
JTAG（JointTestActionGroup）-联合测试行动小组）是一种国际标准测试协议，主要用丁芯片内部测试及对系统进行仿真、调试，JTAG技术是一种嵌入式测试技术。通过JTAG接口可对芯片内部的所有部件进行访问，是开发调试嵌入式系统的一种简洁高效的手段。它有2种连接标准，即14针接口和20针接口。此处选择14针接口的标准JTAG接口电路如图所示。
tiTRST>
S3C4510B提供了18个通用输入/输出接口（简称为GPIO）,其中部分GPIO口还可以通过寄存器配置为其他功能。通过寄存器，可以设置GPIO口为输入或输出模式，在输出模式下还可以设置输出电平■的高低。
GPIO口8~11是多功能口，可作为普通GPIO口使用，也可以作为外部中断的输入引脚，通过寄存器IOPCON进行设置，按键电路连接在处理器的GPIO口8~11,可用作外部中断输入。
处理器的输入输出口可以通过连接申并转换芯片来实现对数码管等的控制，从而实现显示输出的功能。
以下程序为系统设计中的ARM初始化程序，的显小主程序。
使用汇编语言书写。以及C语言书写
ARM初始化汇编语言部分:
IOPMODEQU0x3FF5000
;定义IO口模式寄存器
IOPDATAEQU0x3FF5008;定义IO口数据寄存器
IMPORTMain
AREAInit,CODE,READONLY
ENTRY
LDRR0,=0x3FF0000
LDRR1,=0xE7FFFF80;配置SYSCFG,片内4Kcache,4KSRAM
STRR1,[R0]
LDRSP,=0x3FE1000;SP指向SRAM的尾地址，堆栈向下生成
LDRR0,=0X3FF5000
LDRR1,=0X000002A8;设置IO3,IO5,IO7,IO9为输出模式
STRR1,[R0]
BLMain
B
END
C语言部分：几个主要的子函数。
#include""#defineIOPMOD(*(volatileunsigned*)0x03FF5000)#defineIOPDATA(*(