文档介绍：半导体制造工艺流程
N型硅：掺入V族元素--磷P、种As、睇Sb
P型硅：掺入III族元素一钱Ga、硼B
PN结：
半导体元件制造过程可分为
前段(FrontEnd)制程
晶圆处理制程(WaferFabrication；简称WaOS为例
3。去除SiO2,长薄氧，长Si3N4
CMOS集成电路工艺--以P阱硅栅CMOS为例
4。光II---有源区光刻
CMOS集成电路工艺--以P阱硅栅CMOS为例
5。光III---N管场区光刻，N管场区注入，以提高场开启，减少闩锁效应及改善阱的接触。
CMOS集成电路工艺--以P阱硅栅CMOS为例
6。光III---N管场区光刻，刻出N管场区注入孔；N管场区注入。
CMOS集成电路工艺--以P阱硅栅CMOS为例
7。光IV---p管场区光刻，p管场区注入，调节PMOS管的开启电压，生长多晶硅。
CMOS集成电路工艺--以P阱硅栅CMOS为例
8。光V---多晶硅光刻，形成多晶硅栅及多晶硅电阻
CMOS集成电路工艺--以P阱硅栅CMOS为例
9。光VI---P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环,
CMOS集成电路工艺--以P阱硅栅CMOS为例
10。光VH---N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。
CMOS集成电路工艺--以P阱硅栅CMOS为例
11。长PSG（磷硅玻璃）。
CMOS集成电路工艺--以P阱硅栅CMOS为例
12。光刻Vffl---引线孔光刻。
CMOS集成电路工艺--以P阱硅栅CMOS为例
13。光刻IX---引线孔光刻（反刻AL）。
晶BI材料（Wafer）
圄品是制作矽半醇HIC所用之矽晶片，状似圄形，故耦晶圄。材料是「矽」，IC（IntegratedCircuit）厂用的矽晶片即悬矽晶因悬整片的矽晶片是覃一完整的晶故又耦悬罩晶H。但在整H周熊晶H内，筮多小品醴的方向不相，刖悬复品H（或多晶H）o生成罩品醴或多品醴与晶醴生寺的温度，速率与SW都有^系。
一般清洗技术
光学显影
光学显影是在感光胶上经过曝光和显影的程序，把光罩上的图形转换到感光
胶下面的薄膜层或硅晶上。光学显影主要包含了感光胶涂布、烘烤、光罩对准、曝光和显影等程序。
曝光方式:紫外线、X射线、电子束、极紫外
食虫刻技衍（EtchingTechnology）
食虫刻技循1（EtchingTechnology）是符材料使用化孥反J8物理撞擎作用而移
除的技循%可以分悬
漏食虫刻（wetetching）腺食虫刻所使用的是化的容液，在^谩化孥反鹰之彳爰连到食虫刻的目的.
乾食虫亥1J（dryetching）:乾食虫刻刖是利用一种fKO虫刻（plasmaetching）。
食虫刻中食虫刻的作用，可能是中离子撞擎晶片表面所生的物理作用，或者是中活性自由基（Radical）与晶片表面原子^的化孥反鹰，甚至也可能是以上雨者的复合作用。
现在主要应用技术：等离子体刻蚀
常见湿法蚀刻技术
CVD化孥气相沉稹
是利用热能、电浆放电或紫外光照射等化学反应的方式，在反应器内将反应物（通常为气体）生成固态的生成物，并在晶片表面沉积形成稳定固态薄膜（film）的一种沉积技术。CVD技术是半导体IC制程中运用极为广泛的薄膜形成方法，如介电材料（dielectrics）、导体或半导体等薄膜材料几乎都能用CVD技术完成。
化孥气相沉稹CVD
化学气相沉积技术
常用的CVD技循1有：（1）「常屋化孥气相沈稹（APCVD）」；（2）「低屋化孥气相沈稹（
LPCVD）」；（3）「电泰轴助化孥气相沈稹（PECVD）」
较为常见的CVD薄膜包括有：■二气化硅（通常直接称为氧化层）■氮化硅
■多晶硅■耐火金属与这类金属之其硅化物
物理气相沈稹（PVD）
主要是一种物理制程而非化学制程。此技术一般使用氮等钝气，藉由在高真
空中将氮离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。PVD以真
空、测射、离子化或离子束等方法使^金挥彝，与碳化氢、氮气等气醴作用，加热至400〜600c（余勺1〜3小畤）彳爰，蒸^碳化物、氮化物、氧化物及硼化物等1〜10^m厚之微系田粒状薄膜，PVD可分悬三种技循"：（1）蒸^
（Evaporation）；（2）分子束磊晶成H（MolecularBeamEpitaxy；MBE）；（3）WK（Sputter）
解离金属电浆（淘气鬼）物理气相沉积技术
解离金属电浆是最近发展出来的物理气相沉积技术，它是在目标区与晶圆之
问，利用电浆，针对从目标区溅击出来的金属原子，在其到达晶圆之前，加以离子化。离子化这