文档介绍：华为FPGA设计流程指南
华为FPGA设计流程指南
华为FPGA设计流程指南
FPGA设计流程指南
华为FPGA设计流程指南
华为FPGA设计流程指南
参照
.....................................................................错误!不决义书签。
华为FPGA设计流程指南
华为FPGA设计流程指南
华为FPGA设计流程指南
校正纪录
.............................................................错误!不决义书签。
华为FPGA设计流程指南
华为FPGA设计流程指南
华为FPGA设计流程指南
基于HDL的FPGA设计流程归纳
〔1〕设计定义
2〕HDL实现
〔3〕功能仿真逻辑仿真器
〔4〕逻辑综合逻辑综合器
〔5〕前仿真逻辑仿真器
华为FPGA设计流程指南
华为FPGA设计流程指南
华为FPGA设计流程指南
1
华为FPGA设计流程指南
华为FPGA设计流程指南
华为FPGA设计流程指南
〔6〕布局布线FPGA厂家工具
〔8〕静态时序解析〔7〕后仿真逻辑仿真器
〔9〕在系统测试
说明：
逻辑仿真器主要指modelsim，Verilog-XL等。
逻辑综合器主要指LeonardoSpectrum、Synplify、FPGA
Express/FPGACompiler等。
FPGA厂家工具指的是如Altera的Max+PlusII、QuartusII，
Xilinx的Foundation、Alliance、。
华为FPGA设计流程指南
华为FPGA设计流程指南
华为FPGA设计流程指南
2
华为FPGA设计流程指南
华为FPGA设计流程指南
华为FPGA设计流程指南
调用模块的RTL代码测试程序测试数据
行为仿真模型〔testbench〕
逻辑仿真器
说明：
“调用模块的行为仿真模型〞指的是RTL代码中引用的由厂家供给的宏模块/IP，如Altera供给的LPM库中的乘法器、储藏器等部件的行为模型。
RTL代码
设置综合目标
调用模块的
和拘束条件
黑盒子接口
华为FPGA设计流程指南
华为FPGA设计流程指南
华为FPGA设计流程指南
3
华为FPGA设计流程指南
华为FPGA设计流程指南
华为FPGA设计流程指南
逻辑综合器
EDIF网表HDL网表
〔netlist〕〔netlist〕
说明：
“调用模块的黑盒子接口〞的导入，是因为RTL代码调用了一些外面模块，而这些外面模块不能够被综合或无需综合，但逻辑综合器需要其接口的定义来