文档介绍：控制高速缓存的高速缓存系统和高速缓存控制装置的制作方法
专利名称：控制高速缓存的高速缓存系统和高速缓存控制装置的制作方法
技术领域：
本发明涉及高速缓存系统和高速缓存控制装置，具体地说，涉及控制具有两种访问模式即在高电力消耗下高速运转100内指令和操作数数据的读出和执行的顺序；图15表示按照本发明第四实
施例的高速缓存系统的构成；图16表示CPU时钟频率高时指令高速缓存98内指令的读出的执行的顺序；图17表示CPU时钟频率高时指令高速缓存98内的指令和数据高速缓存99内的操作数数据的读出和执行的顺序；图18表示CPU时钟频率低时指令高速缓存98内指令的读出的执行的顺序；图19表示CPU时钟频率低时指令高速缓存98内的指令和数据高速缓存99内的操作数数据的读出和执行的顺序；图20表示分支目的地址的低2位为“HH”时指令高速缓存100内指令的读出和执行的顺序的变形例；图21表示分支目的地址的低2位为“HH”时指令高速缓存100内指令的读出和执行的顺序的变形例。
具体实施例方式
以下将利用
本发明的实施例。
(第一实施例)(结构)图1所示的高速缓存100以双路径设置相联方式构成。参照该图，高速缓存100包括标记存储器1、比较器920、921、未命中判定装置3、高速缓存访问模式切换部9、数据存储器4、锁存器回路6和选择器5。
标记存储器1是地址存储器，包括两个作为地址阵列的标记路径0和标记路径1。保存使标记路径0、标记路径1与索引地址对应的标记地址。
用标记路径0的索引地址指定的标记地址，表示用后述的数据路径0的同一个索引地址指定的数据高位地址。同样地，用标记路径1的索引地址指定的标记地址，表示用数据路径1的同一个索引地址指定的数据高位地址。
标记路径0、标记路径1输入作为所指定的地址的低位地址的索引地址，输出与该索引地址对应的标记地址。
在标记路径0和标记路径1上，输入标记使能信号。标记路径0和标记路径1在标记使能信号为“H”电平时动作，在标记使能信号为“L”电平时不动作。
比较器920把从标记路径0输出的标记地址与作为所指定的地址的高位地址的标记地址加以比较，一致时把TagHitWay0(标记命中路径0)设置为“H”电平，以表示数据路径0所指定的地址的数据存在，就是说，表示命中了；不一致时把TagHitWay0(标记命中路径0)设置为“L”电平，以表示数据路径0所指定的地址的数据不存在，就是说，表示未命中。
比较器921把从标记路径1输出的标记地址与作为所指定的地址的高位地址的标记地址加以比较，一致时把TagHitWay1(标记命中路径1)设置为“H”电平，以表示数据路径1所指定的地址的数据存在，就是说，表示命中了；不一致时把TagHitWay1(标记命中路径1)设置为“L”电平，以表示数据路径1所指定的地址的数据不存在，就是说，表示未命中。
未命中判定装置3在TagHitWay0＝“L”，而且TagHitWay1＝“L”时，向CPU120输出表示数据路径0和数据路径1所指定的地址的数据不存在的未命中信号。CPU120收到未命中信号时，把高速缓存输出的数据按无效数据处理。
数据存储器4包含作为两个数据阵列的数据路径0和数据路径1。数据路径0和数据路径1保存与索引地址对应的数据。在这里，所谓数据是指指令和操作数数据。记为数据