文档介绍：一种高可靠性的跨时钟域数据传输电路的制作方法
专利名称：一种高可靠性的跨时钟域数据传输电路的制作方法
一种高可靠性的跨时钟域数据传输电路技术领域
本发明主要涉及到多时钟系统中跨时钟域的数据传输领域，特指一种高可靠性的跨时钟域数据传输电LK_INPUT)的波形，波形302为地址寄存器的输出端 200的波形，波形303和304是输出数据寄存器202和201的输出波形，波形305和306是读写标志寄存器204和203的输出波形。输入数据寄存器201和202交替缓存输入数据，其中数据寄存器的跳变沿为输入时钟的上升沿，地址寄存器的跳变沿为输入时钟的下降沿，数据寄存器与地址寄存器的数据翻转之间相差半个输入时钟周期，从而可以满足输出数据寄存器的保持时间要求，其具体原理将结合输出控制
电路的功能进一步阐述。参照图2，输出时钟(CLK_0UTPUT)经过时钟延时缓冲电路后得到三个频率相同相位相差一个固定延时的时钟信号211、209和212，三个信号形成三个操作沿，输出控制电路根据三个信号的时序关系对数据输出进行控制。输出控制电路首先用信号211的操作沿402对地址信号进行采样，然后用采样电路205的采样输出信号220对输入数据寄存器的输出信号215和216进行选择，其选择的数据寄存器在该时刻不会接收输入数据进行缓存，所以输出控制电路准备的输出数据208在输入时钟的下一个上升沿到来之前将保持不变，根据操作沿402与输入时钟的关系不同，输出控制电路准备的输出数据的保持时间在O. 5 I. 5 个输入时钟周期之间，从而满足了输出数据寄存器的保持时间要求，保持时间的最差情况为操作沿402与地址的跳变沿接近或重合，如情况401，这正是本发明的第一个关键点将地址寄存器与输入数据寄存器采用相反的触发沿触发，从而保证了保持时间的要求。在操作沿402与地址跳变沿重合的情况下，可能导致信号220发生错误，但是地址信息发生错误不会影响数据的正确性，只是影响了采样位置变化，对于随机采样的系统，并不影响系统性能，这也正是本发明的第二个关键点用采样值的相对变化来保证数据的正确性。在用采样电路205的采样输出信号220对数据寄存器进行选择的同时，将数据寄存器对应的读写标识寄存器位也进行选通得到信号210，用该信号作为输出数据寄存器的使能端，当输出控制电路选通的输入数据寄存器中的数据为新写入的数据时，则使能输出数据寄存器，否则不使能。输出控制电路用信号209的操作沿403去触发输出数据寄存器输出数据，由于触发沿403与触发沿402中存在固定的延时，触发沿403到来之前输出控制电路已经将数据准备完成，从而满足了输出数据寄存器的建立时间要求。这正是本发明的第三个关键点采用固定延时来满足输出数据建立时间的要求。在完成数据输出后，输出控制电路用信号212的操作沿404产生出复位脉冲405，其产生脉冲的方法为将信号延时取反与原信号作与非运算，则在操作沿404处产生出一个负脉冲，脉冲的宽度受延时大小的控制。当信号220为高电平时，输出的数据为输入数据寄存器201中缓存的数据，则对应用复位脉冲将读写标识寄存器203复位，当信号220为低电平时，输出的数据为输入数据寄存器202中缓存的数据，则对应用复位脉冲将读写标识寄存器204复位。通过在操作沿404对读写标识寄存器的复位来标识出对应的输入数据寄存器中的