文档介绍：------------------------------------------------------------------------------------------------ ——————————————————————————————————————卷积码编码器及 Viterbi 译码器的设计毕业论文(设计) 学生姓名: 琳学号: 所在系别: 电气信息工程学院专业名称: 通信工程届次: 指导教师: 目录前言...................................................................... 1 1 卷积码.................................................................. 2 卷积码基本概念..................................................... 2 卷积码的编码...................................................... 3 卷积码的译码..................... ................................. 3 卷积码的 Viterbi 译码............................................. 4 方案提出.......................................................... 7 方案论证.......................................................... 7 方案选择........................................................... 9 硬件实现........................................................... 9 仿真软件介绍....................................................... 9 系统仿真实现................... ................................... 9 卷积码实现....................................................... 11 数据分析......................................................... 13 ------------------------------------------------------------------------------------------------ —————————————————————————————————————— 4 SIMULINK 下仿真设计.................................................. .. 14 卷积码的仿真...................................................... 14 SIMULINK 模块仿真参数设置及意义................................... 15 5 总结................................................................... 19 设计小结.................. ....................................... 19 收获体会.......................................................... 19 展望............................................................. 20 6 参考文献: ................................................... .......... 20 淮南师范学院 2013 届本科毕业论文学生:陈琳( 指导老师:王千春)( 淮南师范学院电气信息工程学院) 摘要: 本毕业设计主要解决对一个卷积码序列进行维特比(Viterbi) 译码输出, 并通过 Matlab 软件进行设计与仿真, 并