1 / 17
文档名称:

数电复习资料.doc

格式:doc   大小:28KB   页数:17页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

数电复习资料.doc

上传人:wz_198614 2017/6/6 文件大小:28 KB

下载得到文件列表

数电复习资料.doc

文档介绍

文档介绍:------------------------------------------------------------------------------------------------ ——————————————————————————————————————数电复****资料数字电子技术典型题选一、填空题(基础型) 1 .在数字电路中,逻辑变量的值只有 2 .在逻辑函数的化简中,合并最小项的个数必须是个。 3 .化简逻辑函数的方法,常用的有 4. 逻辑函数 A、B 的同或表达式为 A⊙ B=。T 触发器的特性方程 Qn+1= T/Qn+/TQn 。 5. 已知函数 Y?B?A ,反= 对偶式 Y’。 — 10 线译码器又叫做进制译码器,它有个输出端,6 个不用的状态。 7. 组合逻辑电路的输出仅取决于该电路当前的输入信号, 与电路原来的状态关。 8. TTL 三态门的输出有三种状态:高电平、低电平和状态。 9 .组成计数器的各个触发器的状态,能在时钟信号到达时同时翻转,它属于计数器。 10 .四位双向移位寄存器 74LS194A 的功能表如表所示。由功能表可知,要实现保持功能, 应使,当 RD=1 ; S1=1,S0=0 时,电路 12 .根据触发器结构的不同,边沿型触发器状态的变化发生在 CP 其它时刻触发器保持原态不变。------------------------------------------------------------------------------------------------ —————————————————————————————————————— 13 .用中规模集成计数器构成任意进制计数器的方法通常有三种,它们是级连法, 和。 14 .由 555 定时器构成的单稳态触发器,若已知电阻 R=500K? , 电容 C=10 μF ,则该单稳态触发器的脉冲宽度 tw≈。 555 定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中, 电路能自动产生脉冲信号,其脉冲周期 T≈。 16. 用 555 定时器组成的三种应用电路如图所示,其中图( a)、(b)、(c )分别对应的电路名称是( a), (b),(c) 17. A/D 转换器的转换过程包括,, ,四个步骤。一、填空题(综合提高型) 1 .施密特触发器有个稳定状态. ,单稳态触发器有. ,多谐振荡器有 0 个稳定状态。 2 .欲对 160 个符号进行二进制编码,至少需要位二进制数; 16 路数据分配器,其地址输入端有个; 2n选1的 MUX ,其地址端有______ 个,其数据输入端有_________ 个. 3. 欲构成可将 1kHZ 的脉冲转化为 50HZ 的脉冲的分频器, 该电路至少需要用个触发器;该电路共有 20 个有效状态。某计数器的状态转------------------------------------------------------------------------------------------------ ——————————————————————————————————————换图如图所示, 该计数器为进制法计数, 它有个有效状态,该电路(有或无) 自启动能力? 4 .随机存储器 RAM 的电路结构主要由、和三部分组成。为构成 4096 ×8的 RAM ,需要片 1024 ×4的 RAM 芯片,并需要用位地址码以完成寻址操作。 位移位寄存器,串行输入时经个 CP 脉冲后,将得到 8 位数据的并行输出; 欲将其串行输出,需经个 CP 脉冲后,数码才能全部输出。 6 .分别写出图 1(a)、(b)、(c)、(d )所示电路中的输出函数表达式: nT?QY1= Y2= /(AB) ; Y3= /(AB) ; Y4= /(AB)*/(BC) ; 7. 如图所示电路的逻辑表达式 F?A?B?C? , F=1 时的全部输入变量取值组合 8 .如图 2 所示的组合逻辑电路中的 74138 为3线-8 线译码器, 写出图 2 所示电路中各输出函数的最简与或表达式: 是某 ROM 存储阵列的点阵图, A3 、 A2 、 A1 、 A0 为地址线, D3 、 D2 、 D1 、 D0 为数据线。试分别写出 D3 、 D2 、 D1 关于 A3 、 A2 、 A1 、 A0 的逻辑表达式。图中的点‘·’表示在行线和列线交叉处连接了存储元件。 Y4?AB??CD D3?Y11?Y13?Y14 -------------------------------------------------------------------------------------------