文档介绍：MC9S12XS单片机原理 及嵌入式系统开发
合肥工业大学
张 阳，吴 晔，滕 勤
Email：******@，******@，******@
TEL：
PWM模块寄存器及设置
PWM使能寄存器（PWME）
读：任何时刻；写：任何时刻。
PWME7：PWM通道7使能位。
0表示禁止PWM通道7输出；
1表示允许PWM通道7输出。
PWME6：PWM通道6使能位。
0表示禁止PWM通道6输出；
1表示允许PWM通道6输出，如果CON67=1，该位无效，且PWM通道6输出无效。
PWME5：PWM通道5使能位。
0表示禁止PWM通道5输出；
1表示允许PWM通道5输出。
PWME4：PWM通道4使能位。
0表示禁止PWM通道4输出；
1表示允许PWM通道4输出，如果CON45=1，该位无效，且PWM通道4输出无效。
精选ppt单片机原理及嵌入式系统开发》单片机原理及嵌入式系统开发》
PWM模块寄存器及设置
PWM使能寄存器（PWME）
PWME3：PWM通道3使能位。
0表示禁止PWM通道3输出；
1表示允许PWM通道3输出。
PWME2：PWM通道2使能位。
0表示禁止PWM通道2输出；
1表示允许PWM通道2输出，如果CON23=1，该位无效，且PWM通道2输出无效。
PWME1：PWM通道1使能位。
0表示禁止PWM通道1输出；
1表示允许PWM通道1输出。
PWME0：PWM通道0使能位。
0表示禁止PWM通道0输出；
1表示允许PWM通道0输出；如果CON01=1，该位无效，且PWM通道0输出无效。
精选ppt单片机原理及嵌入式系统开发》单片机原理及嵌入式系统开发》
PWM模块寄存器及设置
PWM极性寄存器（PWMPOL）
每个PWM通道波形开始时的信号极性由PWM极性寄存器（PWM Polarity Register，PWMPOL）中的极性选择位（PPOLx）决定，如果PPOLx位为1，周期脉冲开始时PWM通道输出高电平信号，当通道计数器PWMCNTx数值等于占空比寄存器PWMDTYx数值时翻转为低电平信号；相反，如果PPOLx位为0，周期脉冲开始时PWM通道输出低电平信号，当PWMCNTx数值等于PWMDTYx数值时翻转为高电平信号，。
精选ppt单片机原理及嵌入式系统开发》单片机原理及嵌入式系统开发》
PWM模块寄存器及设置
PWM极性寄存器（PWMPOL）
读：任何时刻；写：任何时刻。
注意：PWMPOL 寄存器中的PPOLx位可以在任何时刻进行写入操作。如果正在产生PWM信号时要求改变信号极性，则PWM输出脉冲在信号极性转换过程中可能被截短或延长。
PPOLx：PWM通道x输出波形极性位。
0表示PWM通道x在周期脉冲开始时输出低电平，当到达占空比计数值时翻转为高电平；
1表示PWM通道x 在周期脉冲开始时输出高电平，当到达占空比计数值时翻转为低电平。
精选ppt单片机原理及嵌入式系统开发》单片机原理及嵌入式系统开发》
PWM模块寄存器及设置
PWM时钟选择寄存器（PWMCLK）
每一个PWM通道可以选择两个时钟之一作为该通道的时钟源。PWM时钟选择寄存器（PWM Clock Select Register，PWMCLK）。
读：任何时刻；写：任何时刻。
注意：PWMCLK寄存器中的PCLKx位可以在任何时刻写入。如果正在产生PWM信号时要求改变信号极性，则PWM输出脉冲在信号极性转换过程中可能被截短或延长。
PCLK7、PCLK6、PCLK3、PCLK2：PWM通道7、6、3、2时钟选择位。
0表示Clock B作为相应通道时钟源；
1表示Clock SB作为相应通道时钟源。
PCLK5、PCLK4、PCLK1、PCLK0：PWM通道5、4、1、0时钟选择位。
0表示Clock A作为相应通道时钟源；
1表示Clock SA作为相应通道时钟源。
精选ppt单片机原理及嵌入式系统开发》单片机原理及嵌入式系统开发》
PWM模块寄存器及设置
PWM时钟选择寄存器（PWMCLK）
，从图中可知，PWM模块一共有4个时钟源，分别为Clock A、Clock B、Clock SA和Clock SB，其中Cl