1 / 29
文档名称:

数字集成电路课设-何俊鑫.doc

格式:doc   大小:33KB   页数:29页
下载后只包含 1 个 DOC 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

数字集成电路课设-何俊鑫.doc

上传人:wz_198614 2017/6/25 文件大小:33 KB

下载得到文件列表

数字集成电路课设-何俊鑫.doc

相关文档

文档介绍

文档介绍:数字集成电路课设-何俊鑫
目录广东工业大学课程设计
??????????????????????????2
??????????????????????????2
?????????????????????2
74HC139芯片简介???????????????????????3
???????????????????????????4
???????????????????????16
4. 电路模拟??????????????????????????? 21
????????????????????????21
瞬态分析???????????????????????23
功耗分析??????????????????????????24
???????????????????????????? 27
输入级的设计????????????????????????27
内部反相器的设计??????????????????????27
???????????????????28
??????????????????????29
???????????????????????29
???????????????????????30
???????????????????????30
???????????????????????????33
?????????????????????????33
???????????????????????????? 33
?????????????????????????????34
????????????????????????????35
广东工业大学课程设计
集成电路课程设计
1. 目的与任务
本课程设计是《集成电路分析与设计基础》的实践课程,其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上,训练综合运用已掌握的知识,利用相关软件,初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。
2. 设计题目与要求

器件名称:含两个2-4译码器的74HC139芯片
要求电路性能指标:
(1) 可驱动10个LSTTL电路(相当于25pF电容负载);
(2) 输出高电平时,|IOH|≤20μA,VOH,min=;
(3) 输出底电平时,|IOL|≤4mA,VOL,man=;
(4) 输出级充放电时间tr=tf ,整条电路链延时小于15ns;
(5) 工作电源5V,常温工作,工作频率fwork=30MHz,总功耗Pmax=150mW(整
个芯片)。

1. 独立完成设计74HC139芯片的全过程;
2. 设计时使用的工艺及设计规则: MOSIS:mhp_n12;
3. 根据所用的工艺,选取合理的模型库;
4. 选用以lambda(λ)为单位的设计规则;
5. 全手工、层次化设计版图;
6. 达到指导书提出的设计指标要求。
74HC139芯片简介
广东工业大学课程设计
3. 设计方法与计算分析
74HC139是包含两个2线-4线译码器的高速CMOS数字电路集成芯片,能与TTL集成电路芯片兼容,它的管脚图如图1所示,其逻辑真值表如表1所示:
图1 74HC139芯片管脚图表1 74HC139真值表
从图1可以看出74HC139芯片是由两片独立的2—4译码器组成的,因此设计时只需分析其中一个2—4译码器即可,从真值表我们可以得出Cs为片选端,当其为0时,芯片正常工作,当其为1时,芯片封锁。A1、A0为输入端,Y0-Y3为输出端,而且是低电平有效。 2—4译码器的逻辑表达式,如下所示:
Y0?Cs?A1?A0?Cs?A1?A0
Y1?Cs?A1?A0?Cs?A1?A0 Y2?Cs?A1?A0?Cs?A1?A0Y3?Cs?A1?A0?Cs?A1?A0 74HC139
的逻辑图如图2所示: 广东工业大学课程设计
图2 74HC139逻辑图
电路设计
本次设计采用的是m12_125模型库的参数进行各级电路的尺寸计算,其参数如下:
NM