文档介绍：.
差分走线
差分信号（DifferentialSignal）在高速电路设计中的应用越来越宽泛，电路中最重点的信号往往都要采用差分构造设计，什么另它这么倍受青睐呢？在PCB设计中又怎样能保证其优秀的性能呢？带着这两个
从上面的仿真结果看来，方案1和方案2波形几乎是重合的，也就是说，间距不等造成的影
响是微乎其微的，相比较而言，线长不匹配对时序的影响要大得多（方案3）。再从理论剖析来看，
间距不一致虽然会致使差分阻抗发生变化，但因为差分对之间的耦合本身就不显著，所以阻抗变化范
围也是很小的，往常在10%以内，只相当于一个过孔造成的反射，这对信号传输不会造成显然的影响。而线长一旦不匹配，除了时序上会发生偏移，还给差分信号中引入了共模的成分，降低信号的质量，增加了EMI。
能够这么说，PCB差分走线的设计中最重要的规则就是匹配线长，其余的规则都能够根据设计
要求和实际应用进行灵活办理。
误区三：认为差分走线一定要靠的很近。让差分走线凑近无非是为了增强他们的耦合，既能够提高对
噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁扰乱。虽说这种做法在大部分情况
下是特别有利的，但不是绝对的，如果能保证让它们获得充分的障蔽，不受外界扰乱，那么我们也就
不需要再让经过彼此的强耦合达到抗扰乱和抑制EMI的目的了。怎样才能保证差分走线拥有优秀的隔
离和障蔽呢？增大与其余信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递
减的，一般线间距超过4倍线宽时，它们之间的扰乱就极其微弱了，基本能够忽略。别的，经过地
平面的隔绝也能够起到很好的障蔽作用，这种构造在高频的（10G以上）IC封装PCB设计中经常会
用采用，被称为CPW构造，能够保证严格的差分阻抗控制（2Z0），如图1-8-19。
.
.
差分走线也能够走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会损坏差模传输的效果，引入共模噪声。别的，如果相邻两层耦合不够紧密的话，会降低
差分走线抵挡噪声的能力，但如果能保持和周围走线适合的间距，串扰就不是个问题。在一般频次
（GHz以下），EMI也不会是很严重的问题，实验表示，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以知足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼容问题。
3．蛇形线
蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，知足系统时序设计要求。设计者首先要有这样的认识：蛇形线会损坏信号质量，改变传输延时，布线时要尽量防止使
用。但实际设计中，为了保证信号有足够的保持时间，或许减小同组信号之间的时间偏移，往往不得不成心进行绕线。