文档介绍：DSP内部结构
DSP模型
DSP=CPU+总线+存储器+片上外设
8
多总线结构，三组16-bit数据总线和一组程序总线
40-bit算术逻辑单元（ALU），包括一个40-bit的桶形移位器和两个独立的40-bi（lw）
单数据写
△
△
数据读/数据写
△
△
△
△
双数据读/系数读
△
△
△
△
△
△
外设读
△
△
外设写
△
△
18
40位算术逻辑运算单元（ALU）
2个40位累加器A和B
移位-16～31位的桶形移位寄存器
乘法器/加法器单元
比较和选择及存储单元（CSSU）
指数编码器
CPU状态和控制寄存器
包
括
三、C54x芯片的CPU结构
19
20
TMS320C54x内部硬件框图
21
作用
结构与位置
Ａ和Ｂ的异同
要
点
1. 累加器A和B
22
23
累加器作用：存放从ALU或乘法器/加法器单元输出的数据，累加器也能输出到ALU或乘法器/加法器中。
累加器A和B的唯一区别是AH可以用作乘法器的一个输入，使用MPYA指令。
可以使用STH、STL、STLM、SACCD等指令将累加器的值存放到数据存储器中。
24
保护位
39～ 32
高阶位
31～ 16
BG
BH
BL
低阶位
15～ 0
AG
AH
AL
累加器A
累加器B
8
9
D
O页存储器
25
【例】累加器A=FF 0123 4567H，执行带移位的STH和STL指令后，求暂存器T和A的内容。
STH A， 8， T ; A的内容左移8位，AH存入T
F F 0 1 2 3 4 5 6 7
A
AG AH AL
移位
寄存器
T
F F 0 1 2 3 4 5 6 7
0 1
2 3
4 5
6 7
0 0
2 3 4 5
T = 2345H，
A=FF 0123 4567H
STH A，-8， T ; A的内容右移8位，AH存入T
F F 0 1 2 3 4 5 6 7
4 5
2 3
0 1
F F
F F
F F 0 1
T = FF01H，
A=FF 0123 4567H
STL A，8， T ; A的内容左移8位，AL存入T
F F 0 1 2 3 4 5 6 7
0 1
2 3
4 5
6 7
0 0
6 7 0 0
T = 6700H，
A=FF 0123 4567H
STL A，-8， T ; A的内容右移8位，AL存入T
F F 0 1 2 3 4 5 6 7
4 5
2 3
0 1
F F
F F
2 3 4 5
T = 2345H，
A=FF 0123 4567H
26
ALU如何获取数据
ALU输出送往何方
溢出怎么办
进位位的作用
什么是双16位算术运算
要
点
2. 算术逻辑运算单元 (ALU)
27
28
TMS320C54x使用40位算术逻辑单元（ALU）和两个40位累加器（ACCA和ACCB）来完成算术运算和逻辑运算，且大多数都是单周期指令。ALU可使用以下输入:
16-bit的立即数
从数据存储器读出的16-bit字
暂存器T中的16-bit值
从数据存储器读出的两个16-bit字
从数据存储器读出的一个32-bit字
从其中一个累加器输出的40-bit值
29
溢出处理：ALU的饱和逻辑能够保证运算结果不产生溢出，方法是根据溢出方向，将结果设置成最大的正数和最小的负数。
☆ 如果OVM=0，运算结果直接装入目的累加器， 不作任何修改。
☆ 如果OVM=1，目的累加器载入0x007fffffff或
0xff80000000
☆ 如果发生溢出，会设置相应的溢出标志OVA/OVB。
30
进位位的作用：
进行算术运算时，累加器的第31位向第32位有进位或借位时，反映在C。
加法有进位，减法无借位时为1。
在状态寄存器ST1中的C16位置1时,ALU能起两个16-bitALUs的作用，可同时完成两个16-bit运算
31
3．桶形移位器的功能
桶形移位器能把输入的数据