文档介绍：Signal Integrity Measurement
Roger
SI 的起因:
信號完整性定義為信號在電路中能以正確時序和電壓作出回應的能力。
SI解决的是信号传输过程中的质量问题,尤其是在高速领域,数字信号的传输不能只考虑逻辑上的实现,物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键。
现代电子设计的挑战
信号边缘速率越来越快
片内和片外时钟速率越来越高
系统和板级SI、EMC问题更加突出
电路的集成规模越来越大
I/O数越来越多
单板互连密度不断加大
推向市场的时间不断减少
开发成本成为主要推动力
一次性设计成功的挑战
SI:新概念,旧方法
SI应用的是传统的传输线、电磁学等理论,以及复杂的算法,解决以下几个方面的问题:
*反射; *串扰;
*过冲、振铃、地弹、多次跨越逻辑电平错误;
*阻抗控制和匹配
*EMC;
*热稳定性;
*时序分析*芯片封装设计;
影响信号完整性的因素
PCB层设置、PCB材料影响传输线特性阻抗等,间接影响信号完整性;
Ø 线宽、线长、线间距在高速、高密度PCB设计中对信号完整性影响较大;
Ø 温度、工艺等对设计参数的影响,间接影响信号完整性;
Ø 器件工作频率、速度、驱动能力、封装参数等对信号质量有一定的影响;
Ø 多负载拓扑结构对信号完整性产生较大的影响;
Ø 阻抗匹配、负载;
Ø 电源、地分割;
Ø 趋肤效应;
Ø 回流路径;
Ø 连接器;
Ø 过孔;
Ø 电磁辐射;
。。。。。。
可见,信号完整性设计的考虑因素是多方面的,设计中应把握主要方面,减少不确定
性,以下是一些常见的信号完整性现象及其产生的原因简析:
常见的信号完整性现象及其产生的原因
电平没有达到逻辑电平门限
* 负载过重
* 传输线过长
* 电平不匹配
* 驱动速度慢
常见的信号完整性现象及其产生的原因
多次跨越逻辑电平阈值错误
*电感量过大
*阻抗不匹配
常见的信号完整性现象及其产生的原因
延时错误(信号建立时间不满足)
*负载过重
*传输线过长
*驱动速度慢
常见的信号完整性现象及其产生的原因
上冲/下冲
*高速、大电流驱动
*阻抗未匹配
*电感量过大
常见的信号完整性现象及其产生的原因
振铃(不单调)
*传输线过长
*串扰
*多负载
*阻抗不匹配