文档介绍：Document number：PBGCG-0857-BTDO-0089-PTT1998
SDRAM控制器课设报告完整
SDRAM控制器课设报告
done=0
S6
S5
S4
S3
S0
rst
Tn+1
S2
T1
S1
T0
pc
RST
0
To+1
Tp+1
Tp+3
cnt=0
done=1
cnt>=tMP-1
cnt=cnt+1
cmd=`NOP
cnt<tMP-1
SDR控制器的上电和刷新序列
顶层架构
ref_bus[19:0]
ref_fsm
ref_lsm
clk
ref_en
ref_done
刷新序列模块的状态机设计（STG）
cnt<tRP - 1
cnt=cnt + 1
cmd=`NOP
cnt>=tRFC - 1
cnt=cnt + 1
cmd=`NOP
cnt<tRFC - 1
A[10] = 1
cmd=`PRE
*
cmd=`NOP
a=0
ba=0
cke=1
cnt=0
ref_done=0
S3
S0
rst
T0+1
S2
T2
S1
T0
RST
0
cnt=0
cmd=`REF
cnt>=tRP - 1
cnt=0
ref_done=1
SDR控制器的上电刷新读写序列（完整控制器设计）
顶层设计
说明：1. 突发长度BL=4，本地数据宽度=16*4=64；2. 忽略数据写掩码，DQM始终为0
3. 全部读写命令均使能AP
sdr_driver
ref_clk
sdr_m16a2
sdr_cs_n
sdr_we_n
sdr_dq[15:0]
global_reset
sdr_ras_n
local_wrreq
sdr_cas_n
local_addr[24:0]
local_ready
sdr_a[12:0]
local_wdata[63:0]
sdr_ba[1:0]
local_rdreq
sdr_cke
local_rdata[63:0]
sdr_dqm[1:0]
local_ valid
sdr_clk
local_clk
顶层接口正常和非正常的写时序：
sdr_clk
local_clk
local_ready
normal(正常写)
abnormal(非正常写)
local_valid
valid
local_wdata
don’t care
local_wrreq
local_addr
don’t care
valid
顶层接口正常和非正常的读时序：
sdr_clk
local_clk
local_ready
normal(正常读)
abnormal(非正常读)
local_valid
local_rdata
don’t care
local_rdreq
local_addr
don’t care
valid
valid
sdr_cs_n
sdr_ras_n
sdr_cas_n
sdr_we_n
sdr_a
sdr_ba
sdr_cke
顶层设计
sdr_m16a2
init_done
init_en
init_bus[19:0]
init_fsm
init_lsm
clk
ref_done
clk
ref_en
ref_bus[19:0]
ref_fsm
ref_lsm
mux_sel[1:0]
write_fsm
write_lsm
clk
wr_en
wr_done
wr_bus[19:0]
sdr_dq[15:0]
int_dq[15:0]
row_addr
sdr_clk
col_addr
ba_addr
out_en
wdata
sdr_read
rd_bus[19:0]
rd_done
clk
sdr_dqm
2’