文档介绍：嵌入式LED显示系统设计与实现
作者:舒伟
专业:自动化071
指导教师:杜秀丽
大连大学2011届学士学位论文答辩
课题研究意义
LED显示系统分类
系统总体设计
存储模块
以太网接口设计
扫描控制模块设计
软件设计
1
2
3
4
5
6
7
提纲
总结和展望
8
大连大学2011届学士学位论文答辩
课题研究意义
目前LED控制技术主要有三种
基于8/16位单片机的控制技术
基于CPLD/FPGA的控制技术
基于嵌入式系统的控制技术
这种方案多使用于低端LED显示产品中,不适合在全彩LED显示控制系统中使用。因为单片内部资源和运行速度都有限。
这种方法设计灵活,便于调试,稳定性高,应用比较广泛。但CPLD/FPGA器件运算能力及控制能力相对单片机较弱,要想使用,须有高性能的CPLD/FPGA芯片支持,因此使用时还存在一些不足。
这种方法设计的系统运行速度和可靠性都比较高,但相应成本也较高。
基于单片机和FPGA的控制技术
第四种
大连大学2011届学士学位论文答辩
将32位单片机和FPGA结合使用,以单片机为控制模块的核心,FPGA为扫描模块的核心。结合单片机和FPGA的优势,提高了系统的处理速度和灵活性
LED显示系统分类
按系统组成LED系统可分为两类
异步系统
同步系统
通过串口线与计算机连接,进行显示文字的更改,之后可以脱开计算机工作
系统始终需要联机计算机工作,以将计算机上的图像文字显示在LED大屏幕上。
本文研究的是基于FPGA和ARM的LED同步显示系统但也加有SD卡接口,因此也可用于异步显示屏中
大连大学2011届学士学位论文答辩
上一页
下一页
返回
存储二进制可执行代码及一些掉电后需要保存的数据
存放图像数据,为程序运行和保存临时文件提供空间
扩展功能,使系统可以用于异步屏中
系统总体设计
ARM
LPC2210
以太网接口
RTL8212
计算机
K9F2808U0C
FLASH存储模
块
SDRAM图像缓存
模块
K4S643232H
FPGA
EP2C8Q208C8
MBI5024
驱动电路
显示屏
另一接收卡
写显存RAM2
IS61LV25616AL
读显存RAM1
IS61LV25616AL
SD卡
上图为系统的总体结构图,它主要由计算机、以太网模块、SDRAM图像缓存、Flash存储、SD卡接口、读写显存及驱动电路组成。
对不同格式图像或视频进行解码
解析TFTP协议
显示缓存,存放显示数据
大连大学2011届学士学位论文答辩
将显示数据锁存然后送显示屏显示
上一页
下一页
返回
FLASH接口电路设计
右图为FLASH存储模块与ARM单片机的连接原理图。其中使用8位I/O口模拟数据总线与FLASH的I/O0~I/O7引脚相连,通过数据总线发送地址、命令和数据。片选、读写使能、命令和地址使能都是通过I/O口实现的。
根据系统需要本文选用NAND Flash存储器K9F2808U0C做为系统的存储器,其存储容量为16M×8位,~。
FLASH存储器是非易失性存储器,掉电后信息不容易丢失,功耗低、容量大、擦写速度快、可整片或分扇区在系统编程、擦除,十分适合嵌入式系统的开发和设计。本系统中FLASH用于存储二进制可执行代码及大量文字和图片等数据。
大连大学2011届学士学位论文答辩
上一页
下一页
返回
SDRAM接口电路设计
SDRAM是同步动态随机存储器的简称,不具备掉电保持数据的特性,但其存取速度大大高于Flash存储器。本系统中SDRAM主要用于存放图像数据,为程序运行和保存临时文件提供空间。
系统中使用K4S643232H作为SDRAM存储器,其单片存储容量为4组×64Mb, ,时钟频率可达166MHz。
SDRAM与单片机的连接原理图如右所示,LPC2210的32位数据总线(~)与SDRAM的DQ0~DQ31连接,11位地址线(~)与SDRAM的A0~A10相连。片选、页地址、行列地址选通、数据输入/~。
大连大学2011届学士学位论文答辩
上一页
下一页
返回
SD卡接口电路设计
为了增加LED控制系统的功能,使其在脱机状态下也能显示大容量图片和视频信息,本系统增设了SD卡接口模块,使其也能作为异步卡使用。
图中CS为片选信号,CMD/DI为数据输入端,SCLK为数据传输时钟,DAT0/DO为数据输出端口,CD和WP分别为插卡监控引脚和写保护引脚。
大连大学2011届学士学位论文答辩
上一页