文档介绍：维普资讯
年月萍乡高等专科学校学报自然科学版
第期.
数字系统中的竞争冒险及其消除方法
舒桂清
摘要:在数字系统中,竞争冒险现象的存在对整个系统作的影响是严重的,尤其在具有
记忆功能的时序电路中,险象造成的后果,可以导致整个系统错误动作,输出值永远偏离正
常值或发生振荡。本文仅此问题作一分析,引起同行共鸣
关键词:竞争冒险组合网络时序网络延时状态流程圉
,
数字系统中竞争冒险
数字系统是组合网络和时序网络的组合,而时序网络的又可以看成是由组合网络和记忆延时
网络组合而成。如图,数字系统中的竞争冒险主要来自组合网络及延时反馈网络。
、组合电路中的竞争冒险
在图所示的简单组合电路中,其输出与输入变量之间的逻辑关系为;
· —当一时,—
,但由于门的延时作用,假设门的延‘
时为,使输出渡形出现了一个脉冲宽度为的
负脉冲,即出现毛刺。其渡形图如图所示注意我
们为了讨论方便忽略了门、门、门的延时。
我们把一个信号经不同途径又重新会合到某个
门上,由于不同途径传输时间不可能一样,到达会合
点的时刻就会有先后的现象即竞争现象,由于这种
竞争,使在门的输出端达到最后稳定值之前,可能出
现一个短暂的不是原设计所要求的干扰脉冲毛刺,这种现象就称为组合电路的冒险现象。
在图所示的电路中就存在这种竞争冒险现象,有时称为险象。
对于两个以上输入信号同时变化,经过不同的
途径,或者门的时延不同,而使到达某一点的时间有
参差,同样存在竞争冒险现象。例如在图所示简单
电路中,假如门和门延时差异较大,同时变化的
信号经过门和门后输出的时差就表现出来

了,从而出现险象。其波形如图所示:这时输出渡
形上出现了咏宽为一的负的干扰脉冲,出现
了险象。可以看出这种多输入电路中出现险象的可
能性非常大。
图
收端日期——
维普资讯
萍多高等专科学校学报自然科学版第四期
图、为

—了—.一门的延时
为门
二二二二二
:暑二的延时
图
、时序电路中的竞争冒险
时序电路分为同步时序电路和异步时序电路。同步时序电路由于有时钟脉冲的节拍控制,而且
输入信号只在时钟脉冲不会使电路发生变化,并阻止其变化的时刻发生改变,所以,一般情况下,同
步时序电路不出现竞争险象。但必须注意,由于时钟的偏移所造成的险象。例如在图所示电路中,
在同一个时钟作用下,将寄存器的数据送入寄存器,寄存器中原来的数据送入寄存器。往
往一个时钟脉冲源的输出驱动不了这么多个触发器,为此需加缓冲驱动级,在图所示电路中,由
于驱动器的延时作用,使到达寄存器的时钟脉冲总迟于到寄存器的时钟,而寄存器的时钟
脉冲又迟于到达寄存器的时钟.
寄存器
寄存器
寄存
图
因此,有可能寄存器已接收新的数据而寄存器尚未动作,造成错误的信息传送,从而出现险
象
消除这种险象的方法是,使寄存器的时钟脉冲提前到达,即等寄存器中数据送出后,寄
存器的时钟才到;而的时钟脉冲比的时钟提前到达,这样确保数据正确传送。驱动器正确的连
接方法如图所示:
寄存器
寄存器
寄存器
码
图
在异步时序