文档介绍：第三讲 FPGA/CPLD硬件设计开发
信息与通信学院:谢跃雷
8/23/2017
1
原理图/HDL文本编辑
综合
FPGA/CPLD
适配
FPGA/CPLD
编程下载
FPGA/CPLD
器件和电路系统
时序与功能
门级仿真
1、功能仿真
2、时序仿真
逻辑综合器
结构综合器
1、isp方式下载
2、JTAG方式下载
3、针对SRAM结构的配置
4、OTP器件编程
功能仿真
应用FPGA/CPLD的EDA开发流程:
8/23/2017
2
下载线及下载板电路
用户板电路设计
通常,将对CPLD的下载称为编程(Program),对FPGA中的SRAM进行直接下载的方式称为配置(Configure),但对于OTP FPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。
以Altera公司的CPLD及FPG为主说明编程与配置方法
8/23/2017
3
一、 ByteBlaster并行下载方式
在实际应用中,Altera公司的器件一般采用ByteBlaster并行下载方,因为这种下载方式既方便,速度又快。Altera的ByteBlaster并行下载电缆的一端为25芯接口,可以与计算机上的25芯并口相连,另一端为l0芯接口,与含有目标器件的电路板相连。
JTAG接口
8/23/2017
4
JTAG(Joint Test Action Group:联合测试行动小组)是一种国际标准测试协议IEEE 。
什么是JTAG?
主要用于芯片内部测试仿真。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。
标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。
JTAG用来对芯片进行测试,允许多个器件通过JTAG接口串联在一起,形成一个JTAG链,能实现对各个器件分别测试。
现在,JTAG接口还常用于实现ISP(In-System Programmable:
在线编程),对CPLD、FLASH等器件进行编程。
8/23/2017
5
早期的Byteblaster MV下载线最新的Byteblaster II下载线USB blaster 下载线
接口各引脚信号名称
两种下载模式:
(1)被动串行同步(PS)方式
(2)JTAG方式
8/23/2017
6
Byteblaster II下载线
8/23/2017
7
Byteblaster II下载线
8/23/2017
8
Byteblaster MV下载线
8/23/2017
9
Byteblaster MV下载线
8/23/2017
10