文档介绍：该【数电填空选择 】是由【爱的奉献】上传分享，文档一共【6】页，该文档可以免费在线阅读，需要了解更多关于【数电填空选择 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。1.(56)10
=1110002=3816
2.()10
=
3.(8C)16=2
=
5.(10010)2=1810
NN6.(19)10=100112
7.()16=,.1012。
9.()10=
10.(35)10
=1000112
11.()10
=
12.(1F6)16
=50210
13()
=
14()=111101.
15.(10100)=20
2
16
2
10
①+28=(00011100)2
②-28=()2
YAB'AC'BC'的最小项之和的形式为:Y∑m(2,4,5,6)
对于与非门电路,若将电路多余的输入引脚接高电平,电路的逻辑关系不受影响。
=A’BC+AC+的B最’C小项之和的形式是: Z∑m(1,3,5,7)。
,逻辑表达式 F=B’。
A
0
1
1
3 4
2 6
5
F
B
AB+AC的最小项表达式Z∑m(5,6,7)。
AB+AC+BC的最小项表达式Z∑m(3,5,6,7)。
A、B取值不同时,输出F=1,则其输入与输出的关系是
B
。
=A⊙B
=A+B
=AB
A、B取值相同时,输出F=1,则其输入与输出的关系是
A
。
=A⊙B
=A+B
=AB
'BCAB'的最小项表达式F∑m(3,4,5,6,7)。
ABC+ACD+ABD的最小项之和的形式是Y∑m(3,5,7,12,13)。
,逻辑表达式
F=B’
12..逻辑图和输入A,B的波形如图所示,分析F为“0”的时刻应是 C 。
t1
B. t2
三变量所有最小项之和是1
,基本不变的条件下,输入允许的高低电平波动范围。
对于与非门电路,若将电路多余的输入引脚接高电平,电路的逻辑关系不受影响。
写出如图所示各电路在以下两种情况下的输出信号逻辑表达式
1)电路器件均为CMOS电路Y1= Y3=A 2).电路器件均为TTL门电路Y1=0 Y3=A
A
B
A
A
1
9Y1
B
2
8
10K
A
1
3 Y3
2
10K (b)
,输入端通过电阻接地,当R<680Ω时,输入端相当逻辑低电平;
当R>Ω时输入端
相当逻辑高电平;输入端悬空时,输入端相当于逻辑高电平。
“与非”门电路的输出状态有:高电平,低电平
,高阻态
输出高电平,
Y2输出低电平。
VIL
VIH
Y2
Y1
51
10K
,
Y4输出低电平。
Vcc
悬空
Y4
Y3
VIH
VIH
图示各门电路都是74HC系列的CMOS电路,Y1输出高电平;Y2输出低电平。
VIL
A
1
A
3Y1
VIH
10K
1
Y2
2
3
10K
2
、低电平 、高阻态状态。
三态输出“与非”门电路的输出比 TTL“与非”门电路多一个状态是( C )
D. 以上各项都不是
对于与非门电路,若将电路多余的输入引脚接高电平,电路的逻辑关系不受影响。
12..写出图1所示电路的输出逻辑逻辑函数式 F=ABC’ F=A⊙B
13.“与非”门的一个多余输入端接高电平,将不影响门电路的逻辑功能。“或”门的一个多余输入端
接低电平,将不影响门电路的逻辑功能。
,多余的输入端不能悬空
,而放大区只是一种过度状态
OC门。
门电路基本开关元件是双极性三极管
OC门和OD门
1.
组合逻辑电路中,任意时刻的的输出仅仅取决于当时的输入与原来的状态
无关。
2.
在下列逻辑电路中,不是组合逻辑电路的是
D
。
3.
逻辑状态表如下所示,指出能实现该功能的逻辑部件是(
C
)
4.
逻辑状态表如下所示,指出能实现该功能的逻辑部件是(
B
)
输入
输出
输
入
输
出
D
C
B
A
Y1
Y0
B
AY0
Y1
Y2
Y3
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
0
0
1
0
1
0
1
0
0
0
1
0
0
1
0
1
0
0
0
1
0
1
0
0
0
1
1
1
1
0
0
0
1
,写出电路的输出逻辑表达式
Y1=A
B
Y2=ABC’
X0
X1
Y=A’1A’0X0+A’1A0X1+A1A’0X2+A1A0X3
触发器的特性态方程是 Q*=JQ’+K’Q。
触发器的特性方程是 Q*=D。
触发器的特性方程是 Q*=TQ’+T’Q。
1
Y
2
6
X2
4
5
X3
A1 A0
触发器若J=K,则相当于T触发器
触发器在CP脉冲作用下,欲使 Qn+1=1,则输入信号应为 J=1,K=0。
,欲在CP作用后仍为0状态,则激励函数 JK的值应是( C )。
=1,K=1 =1,K=0 =0,K=X =X,K=X
( A )
,欲在CP作用后仍保持为A1状态,则激励函数 JK的值应是 B Or C
4
=1,K=1 =0,K=0 =X,K=0 =X,K=X
2 PRE 5
D Q
3
CLK
6
CLR
Q
D触发器在CP脉冲作用下,欲使Q*=1,则输1入信号应为D=1。
,欲使
Q*Q'
,则对输入信号描述正确的是
(D
)。
=0;K=0
=0;K=1
=1;K=0
=1;K=1
,欲使该触发器保持原态,即
Qn+1=Qn,则输入信号应为(
A)
=R=0
=R=1
=1,R=0
=0,R=1
14
触发器在
CP
脉冲作用下,欲使
Q
n1
Q
n
,则输入信号应为(
A)
JK
A
J=K=1
B
J=0
K=1
C
J=K=
D
J=K=0
Q
Q
触发器在CP脉冲作用下,欲使Qn+1
,则输入信号应为
,
K=0
。
=1
J=1
RS触发器如图所示,欲使该触发器保持原态,即
Qn+1=Qn,则输入信号应为
B。
.S
=
R=0
=
R=1
,R
=0
,R=1
A
=1
=0
s'
9
10
8
Q
12
13
11
Q'
R'
17. JK触发器在CP脉冲作用下,欲使 Qn+1=0,则输入信号应为( B )
A J=K=1 B J=0 K=1 C J=K=Q D J=QK=0
触发器的触发方式分为电平触发,脉冲出发,边沿触发三种。和K连在一起时,JK触发器可以用作T触发器时。
1、时序逻辑电路的输出不仅和当前输入有关,而且和以前的输入有关。
2、时序逻辑电路是由组合电路和存储电路组成的。
3、74LS160的LD’端为同步置数端,RD’端为异步置零端。
4、在下列逻辑电路中,不是组合逻辑电路的是 D
7、在下列逻辑电路中那一种是时序逻辑电路 D
A、译码器 B、编码器 C、全加器 D、寄存器
。
定时器可以接成施密特触发器,单稳态触发器,多谢振荡器电路
VT+-称为正向阈值电压, VT--称为反向阈值电压电压。
A是A
A 脉冲信号变化的最大值 B脉冲信号变化的最小值 C脉冲信号变化的中间值
C
,电路可以自行振荡产生脉冲信号的电路是 B
( C )
、电阻的参数
,最有效的方法是( C )
、,VCC=12V,没有外接控制电压时,VT+的值是8V,VT-的值
是4V。
。
。
10位地址线,8位并行数据输入/输出端,它的最大存储量是 1Kb。
×8位的RAM存储器,其地址线为 12条、数据线为8条
。
ROM 实现的组合逻辑电路,试写出输出 Y1、Y2 的逻辑函数式。