1 / 27
文档名称:

Allegro16.5中进行SI仿真.pdf

格式:pdf   大小:1,449KB   页数:27页
下载后只包含 1 个 PDF 格式的文档,没有任何的图纸或源代码,查看文件列表

如果您已付费下载过本站文档,您可以点这里二次下载

分享

预览

Allegro16.5中进行SI仿真.pdf

上传人:小s 2022/11/24 文件大小:1.42 MB

下载得到文件列表

Allegro16.5中进行SI仿真.pdf

相关文档

文档介绍

文档介绍:该【Allegro16.5中进行SI仿真 】是由【小s】上传分享,文档一共【27】页,该文档可以免费在线阅读,需要了解更多关于【Allegro16.5中进行SI仿真 】的内容,可以使用淘豆网的站内搜索功能,选择自己适合的文档,以下文字是截取该文章内的部分文字,如需要获得完整电子版,请下载此文档到您的设备,方便您编辑和打印。:.
在仿真之前,需要相应的IBIS模型文件,并把它转换为Cadence需要的DML文件,现在已经下载了一个IBIS
文件,它是Altera公司的cyclone3的IBIS文件:。为了把它转化,我们首先需要打开ModelIntegrity
打开ModelIntegrity后,:.
选择FileOpen打开需要转化的IBIS文件
:.
打开后如下图:
点击cyclon3,然后点右键,选择IBIStoDML,来实现IBIS到DML的转化
在转化时报错::.
查看LOGFile有如下说明:
这个时候实际上是出了很多报错,报错的说明如下:
WARNING:CYCLONE3_sstl18c1_cio_d10sRampvalueformaximumofFallissignificantlydifferentwiththat
computedfromthecorrespondingTVcurve-fixed
ERROR:TVCurvestarttimeofCYCLONE3_ttl18_rdio_d8sRisingWaveformrise_1atline483255isnotsameas
CYCLONE3_ttl18_rdio_d8sFallingWaveformfall_1atline482667
ERROR:TVCurvestarttimeofCYCLONE3_ttl18_rdio_d8sRisingWaveformrise_2atline483368isnotsameas
CYCLONE3_ttl18_rdio_d8sFallingWaveformfall_2atline482778
WARNING:CYCLONE3_sstl2c1_cio_d12sRampvaluefortypicalofFallissignificantlydifferentwiththatcomputed
fromthecorrespondingTVcurve-fixed
WARNING:CYCLONE3_sstl2c1_rio_d12sRampvaluefortypicalofFallissignificantlydifferentwiththatcomputed
fromthecorrespondingTVcurve-fixed
WARNING:CYCLONE3_ttl18_rdio_d10sRampvalueformaximumofRiseissignificantlydifferentwiththatcomputed
fromthecorrespondingTVcurve-fixed
TranslationfailedduetoDMLCHECKerrors.
OutputsavedasD:\yanshi\2\.
Runibis2signoise-d,aDMLwillbegenerated.
Examineitwithlinenumbersfromthelogmessage.
对于这个错误,说明是在DOS环境下运行ibis2signoise-d,可以了,那么就在DOS下运行:.
运行结束后,在运行目录下可以看到已经生成了文件:,
DML文件已经生成,关闭ModelIntegrity
下一步就是要进行仿真了,
首先打开PCBSI:.
然后在弹出的菜单中选择红线框住的部分
:.
进入PCBSIGXL后打开要仿真的BRD文件。
现在这个文件是为了测试做的一个PCB,布线均是采用自动布线完成的。为了完成仿真,还需要以下几步的设
置:
首先点击AnalyzePDNAnalysis
进入PDNAnalysis的窗口::.
然后点击IdentifyDCNets,进入下面的窗口:
这个地方是需要设置电源电压的,选择VCC,然后进行如下设置::.
点击GND,进行如下的设置:
:.
这个地方是要设置电压的以及电源的。设置好之后点击Apply,再点击OK。
回到PDNAnalysis的窗口,点击Crosssection,设置板层结构,在这个类似Excel表格式地
窗口里,输入需要的各种参数,在表地最后一栏直接计算出该层的阻抗值。
这个地方按照实际的板层结构设置就可以了,可以在后面看到该层的阻抗值,注意红框,这里的
两个选项分别选择单端信号和差分信号的阻抗计算。
点击ApplyOk;回到PDNAnalysis的窗口,点击DMLmanageLibrary;进入下面的窗口::.
在这里进行DML模型库的设置,我们前面已经转换了一个DML库,在D:\yanshi\2目录下,
现在需要首先把这个目录加进库的搜索路径。
在此点击SetSearchPath,进入下面的窗口:.
点击AddDirector按键,把路径D:\yanshi\2增加进来,下图中的红色部分中可以看到我们想要
的路径已经增加进来
:.
点击OK,回到DMLmanageLibrary窗口,:
:.
,选择SelectforMerge/,如下图中红色
部分的现实,然后点击按键MergeLibs;
,然后点OK;
这时会出现一个报错窗口,有如下的信息:
Readingfile<D:\yanshi\2\>:.
dmlcheckerrorsfoundinfile<D:\yanshi\2\>---
******@line111386:TVCurvemuststartattimezero
ERROR:TVCurvestarttimeofCYCLONE3_ttl18_rdio_d6RisingWaveformrise_1atline
480785isnotsameasCYCLONE3_ttl18_rdio_d6FallingWaveformfall_1atline480197
ERROR:TVCurvestarttimeofCYCLONE3_ttl18_rdio_d6RisingWaveformrise_2atline
480898isnotsameasCYCLONE3_ttl18_rdio_d6FallingWaveformfall_2atline480308
******@line483255:TVCurvemuststartattimezero
ERROR:TVCurvestarttimeofCYCLONE3_ttl18_rdio_d8sRisingWaveformrise_2atline
483368isnotsameasCYCLONE3_ttl18_rdio_d8sFallingWaveformfall_2atline482778
SkippinglibraryD:\yanshi\2\.
***************************************************
WritingfileD:\yanshi\2\
:\yanshi\2\.
这个是由于IBSI模型中有些地方需要进行修改,按照说明,,
显示如下信息:
按照说明,修改111392行的第一个数字为0,如下图所示::.
其他问题也类似处理,;依然还会有一些告警信息,
但错误已经没有了,可以正常导入了。
在回到PDNAnalysis的窗口后,点击DMLmanageLibrary;进入下面的窗口:下面点击Model
Assignment按键,进入器件模型设置,出现如下的窗口::.
在这个窗口中的Device中为PCB中的元器件选择对应的DML模型,我们点击AutoSetup按
键,然后可以看到电阻和电容已经有了DML模型了,但是IC还没有
:.
这是因为我们没有给IC制作DML模型。我们点击菜单中的RefDesPins选型,进入下面的窗口::.
在这里,选择U1,同时点击窗口下面的Preferences按键,出现如下的窗口::.
如果在AnalysisPreferences窗口中对于UseDefaultsForMissingComponentModels前面打
勾的话,可以看到U1的管脚都分配了相应的信号模型,这里由于对缺省模型中的BI(双向端口)
选择了我们前面创建的CYCLONE3的管脚型,这里U1、U2、u3的双向引脚都定义为了
CYCLONE3的管脚型。
在AnalysisPreferences窗口中点击BrowseModels按键,会弹出SIModelBrowser窗口,
点击相应的管教模型,并点击下面的Assign按键,就可以改变AnalysisPreferences窗口中管
教的defauleModel的设置。
:.
上述设置都设置好之后,退出PDNAnalysis窗口。
在PCBSI中点击SetupConstraintsElectrical选项,如下图所示
这时会进入alledgroconstraintmanager窗口,如下图::.
在这里选择Electrical,并选择Net下面的Reflection;在其中我们选择一个网络,如DB0,然
后点右键,并在右键出来的菜单中选择SigXplorer。:.
这时将会调用程序SigXplorer,出现如下的窗口::.
信号仿真将在这里进行。
从上图中可以看到DB0的拓扑结构(它包括3个IC,它们之间通过连线相连,其中他们连线的
,U1到U2和U2到U3之间由于走线长度不同,所以信号的延时也不相同)。
我们在SigXplorer的菜单中点击Analyze下的preferences,
得到如下的窗口:.
这个窗口中MeasurementCycle指的是仿真几个信号周期;SwitchingFrequency指的是仿真
方波的周期;DutyCycle指的是占空比;Offset指的是偏移时间。
设置好之后,我们鼠标双击U3的TRISTATE,
得到如下的窗口::.
这时选择StimulusState下的Pulse;然后点击OK;这表示选择U3作为信号的发送端进
行仿真。
随后点击下图中红框内的Reflection
然后点右键,选择AllON
在SigXplorer的菜单中点击Analyze下的Simulate:.
这时就会有如下的窗口打开:
这个图就是以U3为发射端,以U1、U2为接收端,时钟为50Mhz时的信号仿真图。