文档介绍：该【译码器寄存器计数器 】是由【花双韵芝】上传分享，文档一共【4】页，该文档可以免费在线阅读，需要了解更多关于【译码器寄存器计数器 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。
本部分电路由锁存器和译码器构成。其上当数器按
十进制计数。假如在系统中不接锁
存器,则显示器上的显示数字就会随计数器的状态不断地变化,只有在计数器停止计数时,
显示器上的显示数字才能稳固,因此,在计数器后边一定接入锁存器。锁存器的工作是受单
稳态触发器控制的到。门控波形的降落沿,使单稳态触发器1进入暂态,单稳态1暂态的上
升沿作为锁存器的锁存(使能)脉冲。锁存器在锁存脉冲作用下,将门控信号周期内的计数结
果储存起来,并隔绝计数器对译码显示的作用。在锁存器将门控信号周期内的计数结果储存
起来状况下,把所储存的状态送入译码器进行译码,在显示器上获得稳固的计数显示。
计数锁存及显示译码电路
计数锁存及显示译码电路仿真
译码器
存放器
计数
器
74LS90是异步二—五—十进制加法计数器,它既能够作二进制加法计数器,
又能够作五进制和十进制加法计数器。
下列图74LS90引脚摆列和功能表。
经过不一样的连结方式,74LS90能够实现四种不一样的逻辑功能;并且还可借助
R0(1)、
R0(2)对计数器清零,借助S9(1)、S9(2)将计数器置9。其详细功能详述以下:
(1)计数脉冲从CP1输入,QA作为输出端,为二进制计数器。
(2)计数脉冲从CP2输入,QDQCQB作为输出端,为异步五进制加法计数器。
(3)若将CP2和QA相连,计数脉冲由CP1输入,QD、QC、QB、QA作为输出端,
则构成异步8421码十进制加法计数器。
(4)若将CP1与QD相连,计数脉冲由CP2输入,QA、QD、QC、QB作为输出端,
则构成异步5421码十进制加法计数器。
(5)清零、置9功能。
异步清零
当R0(1)、R0(2)均为“1”;S9(1)、S9(2)中有“0”时,实现异步清零功能,即QDQCQBQA
0000。
置9功能
当S9(1)、S9(2)均为“1”;R0(1)、R0(2)中有“0”时,实现置9功能,即QDQCQBQA=
1001。
输
入
输
出
清0
置9
时
钟
QD
QC
QB
功
能
R0(1)、R0(2)
S9(1)、S9(2)
1
CP
2
QA
CP
1
1
0
×
×
×
00
0
0
清
0
×
0
×
×
0
1
1
×
×
1
0
01
置
9
↓
1
QA输
出
二进制计数
1
↓
Q
QQ
输出
五进制计数
D
CB
Q
D
QQQ
A
输出
0
×
0
×
↓
QA
CB
十进制计数
8421BCD码
×
0
×
0
QAQDQCQB输出
QD
十进制计数
↓
5421BCD码
1
1
不
变
保
持
译码器74LS48
引脚图和真值表
实质上就是8个D触发器来集成的