文档介绍：该【半导体器件中的lowk技术 】是由【碎碎念的折木】上传分享，文档一共【5】页，该文档可以免费在线阅读，需要了解更多关于【半导体器件中的lowk技术 】的内容，可以使用淘豆网的站内搜索功能，选择自己适合的文档，以下文字是截取该文章内的部分文字，如需要获得完整电子版，请下载此文档到您的设备，方便您编辑和打印。半导体集成电路中的low-k技术
摘要:随着芯片集成度的不断提高,RC时延、串扰噪声和功耗等越来越成为严峻的问题。low-k(低介电常数)技术在这样的背景下产生并渐渐应用到集成电路工艺中。low-k材料代替SiO2能够进一步提高芯片的速度,但在low-k材料带来巨大技术优势的同时,也带来了一些技术性难题。争论型low-k材料并提升其相应的性能,将极大的促进集成电路的进展。关键词:集成电路low-k技术低介电常数多孔材料
前言
随着超大规模集成电路(VeryLargeScaleIntegration,VLSI)的高速进展,芯片的集成度不断提高,特征尺寸不断减小。金属互连的多层布线导致金属导线的电阻、线间电容和层间电容增大,从而使RC延迟时间、串扰噪声和功耗等增加,这些问题成为集成电路进一步进展的制约因素
[1,2]。为了解决上述问题,提高芯片的
速度,一方面用承受Cu金属互连线代替Al金属,削减电阻(Cu电阻率为
×10-8Ω·m,×
10-8Ω·m)。另一方面用low-k电介质(k<3)代替SiO(k=~),降低金
2
属互连层间绝缘层的介电常数k[3,4]。
90nm工艺要求k=~;65nm工艺要求k=~;45nm工艺要求k=~[3];[5]。因此,low-k技术已经成为集成电路领域的重点争论内容之一。
low-k技术的优势
图1 分布电容示意图
low-k技术就是就是查找介电常数(k)较小的材料作为芯片内部电路层之间的绝缘介质ILD(InterLayerDielectrics,层间电介质),防止各层电路的相互干扰,以提升芯片的稳定性和工作频率。集成电路的速度由晶体管的栅延时和信号的传播延时共同打算,使用high-k材料可以有效地降低栅延时。RC时延由金属导线的电阻R和内部电介质形成的电容C打算[6]。由于ILD的存在,导线之间就不行避开的存在分布电容。在集成电路内,RC时延打算于电阻R与电容C的乘积值,其值越小,速度越快。R值由材料的性质打算,因此降低电容值就可改善线路的传输速度。电容值与与ILD的介电常数K相关,K值越小,电容值越小。所以,low-k技术的实质就是查找k值尽量小的材料以降低R×C的值,减小延迟,进而提升芯片速度。
在另一方面,low-k技术还可以降
低线路串扰。当一条传输线传送信号
1
5
时,通过互感作用在另一条传输线上产生感应信号,或者通过电容产生耦合信号,这两种现象统称为串扰。串扰可使相邻传输线中消灭特别的信号脉冲,造成规律电路的误动作。耦合干扰是由导线间的寄生电容引起的,
依据容抗表达式X=1/2nfC可知:电容
C
化率,通常是掺入强电负性的元素,能将电子牢牢地束缚住,使Si-O-Si网络构造由四周体Sp3轨道转为极性较弱的sp2轨道;二是降低单位体积内极化分子的密度。由于通过降低分子的极化率来降低材料的介电常数是有限的,目前降低材料介电常数多是通
的容量C越大,X
C
越小,信号越简洁从
5
一根导线穿越电介质到达另一根导线,线路间的串扰就越严峻;信号的频率f越高,脉冲的上升、下降时间越短,串扰也越严峻[6]。
由上面可以看出,使用low-k材料作为ILD,可以降低分布电容,进而缩短了RC时延,提高了芯片的速度;另外,分布电容的降低可以降低信号串扰,允许互连线之间的距离更近,可进一步提高芯片的集成度。
low-k材料
低介电性能
材料的介电性能主要取决于构成材料微观成分的分子极化率,其宏观
隙来实现的,这主要是由于通过引入孔隙,降低了材料单位体积内极化分子的数目[8,9]。
几种low-k材料的介绍
下面将介绍几种low-k材料。
无机多空材料
氧化硅多孔材料 氧化硅材料具有良好的化学稳定性和热稳定性,与硅基板具有良好的相容性,,在目前集成电路高度密集化的进展过程中,获得了广泛关注,~。
氮化硅多孔材料 氮化硅材
5
量相对介电常数ε
α之问的关系为
,和微观量极化率
r
料具有耐腐蚀、机械强度高、耐高温、介电常数低()和介电损耗小的特
5
(ε-1)/(ε+2)=Nα/3ε
5
r r 0
上式又称为Clausius-Mossotti方程,其中,N为介质单位体积内极化质点数[8]。电介质的介电常数与其分子在电场中的极化强度大小和单位体积内分子数目有关,分子的极化强度越高,材料单位体积内的分子数越多,介电常数越大。因此可以通过两种途径降低材料的介电常数:一是降低自身的极性和极化率,包括降低材料中电子极化率,离子极化率以及分子极
点。承受浆料注人法和硅胶循环渗透
法,在750。C反响条件下制备出熔融石英纤维增加多孔氮化硅低介电常数陶瓷材料,-。
多孔a—C:F薄膜尽管a—C:F薄膜作为低介电材料的应用受到人们质疑(热稳定性和力学性能较差),但对它的争论探究却始终未停顿。多孔a-C:F薄膜的消灭使得a-C:F薄膜
5
开头迈向超低k材料领域。~。
有机多孔材料
聚酰亚***多孔材料聚酰亚***是以酰亚***环为构造特征的高分子聚合物,利用聚酰亚***制备的薄膜具有耐凹凸温特性、耐辐射性、优良的黏接性、电气绝缘性和机械性能。[12]。
聚乙烯多空材料 聚乙烯是一种非极性高分子材料,且具有无毒、耐化学腐蚀、吸水性小、电绝缘性能优良和价格低廉的优点,格外适合用作低介电常数材料。%时,。
含***聚合物多孔材料 聚四***乙烯(PTFE)因具有良好的机械强度、低的介电常数和较高的玻璃化转变温度,被认为是一种抱负的低介电常数材料。,在400℃以下不发生分解反响。
聚硅氮烷多孔材料 多孔聚硅氮烷薄膜由于高的孔隙率和均匀的薄膜构造,,这种材料已经被应用于集成电路制备过程中。
有机/无机复合多孔低介电常数材料
倍半硅氧烷基多孔复合材料
倍半硅氧烷材料具有低的介电常数,
数。
沸石聚酰亚***多孔复合材料沸石是具有微孔构造的铝硅酸盐化合物,,承受旋涂法可以获得无机/有机复合多孔薄膜,孔隙来自于沸石本身,这种薄膜材料具备低的介电常数且综合了无机、有机材料的优点,具备良好的机械性能和热稳定性。承受旋涂法制备出的无机/有机复合多孔薄膜,~[9,10]。
对低介电常数材料的争论已经从无空低介电常数材料进展到多孔低介电常数材料,从单一组分的多孔低介电常数材料进展到多组分的复合多孔低介电常数材料。
low-k技术面临的挑战
尽管low-k材料有很多的技术优势,但除了低介电常数的特性以外,还需要具备以下性质:在电学性能方面,要有高击穿电压、低损耗、低漏电流和非等向特征;在力学方面,要有高附着力、高硬度、搞机械强度和低剩余应力;在化学性能方面,要符合低的释气量、不与金属反响、高的憎水性等特性[7];在热学方面,要有高热稳定性、低热膨胀率和高热导率
[2,10]。
5
其中***倍半硅氧烷(MSQ)的介电常
与SiO
2
相比,low-k材料密度较
5
~,已经被广泛应用于微电子领域。通过在这种基体材料中引入孔隙的方法可以进一步降低介电常
低,这样带来两个问题,一是热传导
性能较差,不利于芯片内热量的散发,由此导致芯片热稳定性变坏;二是铜更简洁集中进入绝缘层材料的孔隙
5
中,不仅影响了互连的牢靠性,假设不实行适当防集中工艺措施,状况严重时会因电解质中铜含量过高而带来漏电和功耗上升问题。在制造工艺上,由于low-k材料的松软构造和易渗透性,使得CMP(ChemicalMechanicalPolishing,化学机械抛光)和清洁工序变得更为困难,并导致成品率下降和生产本钱的提高[6]。
完毕语
2023年国际半导体技术蓝图(InternationalTechnologyRoadmapforSemiconductors,ITRS)指出,low-k材料的空气隙构造被认为是ILD潜在解决方案的主流,由于它在渐渐成熟。ITRS团队坚决地认为,除了使用空气隙构造,对任何多孔超低k值(k<2)材料的进一步改进都不行能引起k值大幅减小。对低k值,这是材料解决方案的完毕,也是构造解决方案的开头[11]。除了降低k值,low-k技术在其他方面也要解决一些关键性问题,如多孔材料的化学抵抗力气和机械强度,ALD的阻挡效率以及互连构造的电学稳定性等问题。
参考文献:
崔进,刘卉敏,邓艳红,,27(1):49-51
孙鸣,刘玉岭,刘博,,10:464-469
:28-30
王立冉,邢哲,刘玉岭,,37(1):29-32
,,,-k(k=)DielectricandSelf-FormedMnOxBarrierTechnologyfor32nm-,6:208-210
-,14:118-119
,9:863-867
徐洪耀,严正权,张超,,9:1962-1969
王家邦,,43(5):957-961
殷桂琴,,24(4):40-43
周润玺译,(IRS),163:27-42
杜诗文,-,48(4):26-31
5
5